TEHNOLOGIA CMOS

1

CORBU Dorina - Alexandra II TSTC 4691

TEHNOLOGIA CMOS Se cere: -elemente de tehnologie de fabrica ie -criterii de proiectare -simboluri -zone de lucru specific i caracteristici :de dren , de satura ie, de gril

-modelul de semnal mic n zona de satura ie; schem , parametrii, legi -modelul de semnal mic n zona de triode; schem , parametrii, legi -capacit ii parazite ( cap. Jonc iunilor de suprapunere, cap. Canalului) i satura ie

-modelul de semnal mic nalta frecven a n zona de t iere, triod -scheme de simulare pt .???????

-parametri de maxim interes func ie de zona de lucru transconductan a de semnal mic, rezisten a dren -surs , capacit ile jonc iunilor, cap. de suprapunere, cap. canalului, lungimea canalului, l imea canalului, tensiunea de prag, mobilitate, factorul de satura ie de camp . -simboluri SPICE (pentru fiecare zon ) (coresponden a SPICE)

1.Elemente de tehnologie de fabrica ie si criterii de proiectare Spre deosebire de tranzistoarele bipolare, tranzistoarele cu efect de camp (FET - field effect transistors) controleaz curentul ntre canalul dintre terminalul de drena i cel de sursa prin cmpul electric determinat de tensiunea aplicat pe poart . Pentru a men ine un cmp electric nu avem nevoie de un curent

2


care s circule. Astfel, avantajul esen ial al tranzistoarelor cu efect de cmp este acela c intensitatea curentului n terminalul por ii este practic nul . Tranzistoarele MOS (metal-oxide-semiconductor field-effect transistor) sunt dispozitive de conectare/deconectare folosite n circuitele integrate CMOS. Un circuit integrat CMOS tipic va fi compus din mai multe straturi individuale de siliciu i conductoare metalice. Fiecare strat este definit de structura lui proprie determinat de corpuri geometrice care sunt strategic amplasate pe alte straturi pentru a forma tranzistorul. Tranzistorul MOS s u extinzand la circuitul integrat, fizic, const din zone difuzate de conductivitate p sau n incluse intrun substrat de siliciu, Si, ntre care exista anumite conexiuni i la care, din exterior, se aplica tensiuni de polarizare. Pentru ob inerea acestor zone de conductivitate p sau n este necesar ntai s se realizeze ferestre pentru difuzie, n locurile respective, pe placheta de siliciu. Proiectarea const ntr-o serie de pasi ce trebuiesc urmati pentru a creea straturile pe un substrat de siliciu. Se pot distinge astfel opt etape: fabricarea plachetelor, oxidarea, depunerea de strat sub ire, difuzia, implantarea ionica, corodarea, metalizarea, litografia. Dintr-un lingou de siliciu cu rezistivitatea de 10 cm se taie discuri numite wafer cu grosimea n jur de 0.6 mm. Pe una din suprafe ele waferului se realizeaza simultan un numar de zeci sau sute de circuite integrate identice, apoi prin t iere se obtin plachetele cu circuitul integrat. Urmatorul pas este oxidarea care poate fi de doua feluri: umed i uscat . Dioxidul de siliciu (SiO2) este folosit la scala larga n circuitele integrate datorit propriet ilor i caracteristicilor ca dielectric. Dioxidul de silicu este folosit in MOSFET, i asigura izolarea dintre straturile conductoare. Exist doua cai n care oxizii sunt crea i, prin cre tere termic i CVD(chemical vapor deposition). n primul caz, oxizii folosesc atomi de siliciu din reac ia de oxidare. Astfel rezult dioxidul de siliciu la temperatura ntre 900oC i 1100 oC. n cazul CVD, oxizii sunt crea i folosind reac ii chimice cum ar fi combinarea monosilanului cu oxigenul , reac ie ce are loc la temperatura de 1000 oC. Tehnologia moderna MOS foloseste din ce in ce mai mult polisiliciu n straturi conductoare depozitate deasupra oxizilor. Circuitele VLSI folosesc implement ri cu ioni pentru a creea regiuni dopate n sau p n substratul de siliciu. O regiune dopat reprezint o sec iune n siliciu impurificat inten ionat cu atomi pentru a altera propriet ile sale electrice. Atomii arsenic (As) i fosfor (P) sunt folosi i pentru regiuni de tip n, unde exist un surplus de electroni. Atomii de bor (B) sunt folosi i pentru reginui de tip p, unde exist un surplus de goluri. Astfel ionii dopan i sunt accelera i i lovesc stratul de siliciu conform figurii 1.2.

3


Majoritatea interconectorilor sunt crea i folosind straturi de metal sau aliaje. Ini ial s-a folosit aluminiul ca metal n realizarea FET-urilor datorit propriet ilor sale. Pentru fiecare strat, care se creaz pe pastil , trebuie realizat un ablon, o masc . Unul dintre procedeele de transfer al unei m ti pe un strat al circuitului se nume te litografiere. Deoarece fiecare strat are propriile cerin e pentru transpunerea m tilor, secven a de litografiere trebuie repetat pentru fiecare strat, folosind o masc diferit . Un circuit integrat CMOS este alcatuit din mai multe tranzistoare MOS care sunt legate de conductori numi i interconectori. Exist doua tipuri de tranzistoare MOS utilizate n CMOS: tranzistoare MOS cu canal n i tranzistoare MOS cu canal p. La o prima vedere, cele dou sunt complementare din punct de vedere electric. Un circuit integrat de siliciu este fabricat pe un substrat care a fost dopat cu o polaritate dat ( p sau n). Pentru a creea un circuit complementar care folose te ambele tranzistoare, trebuie s inem cont de aceste polarit i. Cnd tranzistoarele sunt fabricate pe substrat, ele trebuiesc s fie izolate electric unele de altele. Cea mai utilizat metod de izolare este oxidarea local a siliciului (LOCOS) (Fig. 1.3).

Aceast metod presupune crearea unui strat de SiO2 care nconjoar fiecare tranzistor. Izolarea ncepe prin oxidarea termal a substratului. Apoi ntreaga suprafa este acoperit cu un polimer organic rezistent la acid dar sensibil la lumin numit fotorezist. Se expune fotorezistul la raze ultraviolete devenind solubil. Exist dou tipuri de fotorezist: negativ i pozitiv. Fotorezistul negativ este solubil i devine insolubil dup ce este penetrat de lumina ultraviolet . Urm torul pas este cre terea cmpului de oxid (FOX). O alternativ la metoda LOCOS este metoda de izolare trench. Exist trei procese de fabricare CMOS: cu insula n , cu insula p i cu fntani gemene (twin-well).

4


Procesul CMOS cu insula n (Fig. 1.4 ) porne te de la un substrat de siliciu dopat moderat. Apoi, un strat ini ial de oxid este depus pe ntreaga suprafa . Prima masc define te regiunea insulei n. Atomii donori, sunt implanta i prin aceast fereastra din oxid. Odata creata insula de tip n, se pot defini regiunile active ale tranzistoarelor pMOS i nMOS. Stratul de polisiliciu este realizat folosind CVD. Astfel linile create vor func iona ca electrozi de poart pentru tranzistoare, por ile reprezentnd m ti pentru implantarea sursei i drenei. SiO2 este depozitat pe ntreaga capsul i sunt definite contactele pentru a expune ferestrele de contact. Acestea sunt necesare pentru completarea conexiunilor circuitului cu ajutorul stratului de metal (aluminiu). Acesta este depus pe ntreaga suprafa iar linile metalice se modeleaza prin corodare. Procesul realiz rii unui circuit integrat reprezint defapt a ezarea succesiv a formelor pe substrat prin utilizarea m tilor. Tehnologia twin-well face posibil controlul parametrilor tranzistoarelor n ambele tipuri. Substratul initial este unu de tip n sau p iar deasupra se afla un strat impurificat epitaxial. Acest strat reprezint defapt locul unde se vor forma insulele de tip n i p. Pentru realizarea unui tranzistor pMOS se porne te de la un substrat de tip n; etapele proiect rii sunt identice cu cele ale tranzistorului nMOS cu deosebirea c impurit ile utilizate n procesul de difuzie, pentru obtinerea zonelor dopate de tip p pentru drena i sursa sunt de tip acceptor (de exemplu Bor). Proiectarea unui circuit integrat (CI) poate s fie separat de procesul de fabrica ie a circuitului. Regulile de proiectare reprezint defapt constrngeri impuse de procesul de fabrica ie. Aceste reguli de proiectare a layout-ului sunt de doua feluri: micronice i pe baza de lambda (caracteristica de proces, dimensiunea minima garantat pe care o poate realiza acel proces). Acestea din urma reprezint constrngerile referitoare la optenabilitatea dimensiunilor geometrice ca multiplu de . Exprimarea micronic a regulilor de proiectare se reduce la exprim ri n valori absolute pentru dimensiunile layout-ului. Uneori cele dou modalita i de proiectare sunt mixate. Caracteristicile electrice ale tranzistoarelor sunt stabilite de un set complex de parametrii i sunt dependete n procesul fabric rii. Aceste dependen e ntre parametrii influen eaz performan ele unei re ele logice. Astfel se dau o serie de parametrii prestabili i pentru tranzistoarele fabricate.

5


Fig. 1.4. Etapele realiz rii unui tranzistor nMOS 2.Simboluri

Fig 2.1 Structura simplificat a tranzistorului MOS

Fig. 2.2. Tranzistoare MOSFET

i tipurile bipolare similare acestora.

6


Tranzistoarele MOSFET (metal oxide semiconductor field effect transistor) sunt dipozitive electronice cu trei terminale active: poarta G , drena D i sursa S (Fig. 2.2 a). n plus, ele mai au un terminal, legat la substratul pe care a fost realizat tranzistorul, care trebuie men inut la cel mai cobort (sau ridicat, dup tipul tranzistorului) poten ial din circuit. Poarta este izolat cu un strat de oxid de siliciu, astfel ncat curentul de poart este practic nul (putnd ajunge chiar la 1 pA) iar curen ii de drena i sursa sunt practic egali. Func ionarea tranzistorului se bazeaz pe controlul conductan ei electrice a canalului ntre drena i surs , control efectuat prin tensiunea poart -surs . 3.Zone de lucru i caracteristici specifice

Zonele de lucru ale tranzistorului MOS depind de structura fizic a aparatului. Ideea principal care st la baza func ion rii este implantul a doua zone dopate identic n aproprierea unei insule de substrat. Aceste doua zone dopate sunt conectate la terminalele de surs i dren . Substratul poate fi de dou feluri, n i p , sau material insulator, depinznd de procesul tehnologic. Terminalul gril este separat de substrat printr-un strat sub ire de SiO2. Terminalul bulk este conectat direct la substrat. n continuare se vor exemplifica zonele de lucru ale tranzistorului nMOS. O tensiune pozitiv aplicat ntre gril i surs respinge golurile din substrat sub gril . Dac VGS este mai mare dect tensiunea de prag VTh, substratul de sub gril se polarizeaz invers i se creeaz un canal ntre dren i surs . Contactul dintre sarcinile de difuzie n i cele din substrat p formeaz o zon de gol care este distribuit n jurul drenei, sursei i n lungul canalului. Odata ce canalul a fost realizat, este nevoie de o tensiune dren -surs pentru a accelera electronii c tre dren . Curentul este men inut prin injectare de electroni n canal prin partea sursei i eliminarea lor prin terminalul drenei. 3.1 Zona de t iere. Dac tensiunea VGS este mai mic dect tensiunea de prag necesar creeri canalului, curentul prin tranzistor este nul. n zona de t iere, tranzistorul func ioneaz asemenea unui contact deschis cu rezisten mare. 3.2 Zona de trioda. Tranzistorul MOS functioneaz n aceast zon cnd VGS este suficient de mare nct s formezecanalul, dar VDS este mai mic dect VDSsat. Conform figurii 3.1 se poate observa existen a contactului ohmic ntre dren i surs . Consideram VGS > VTh(tensiunea de prag) astfel ncat suprafa a de sub oxid este polarizat invers , VDS > 0 , ducnd la apari ia unui curent de drift care va circula de la dren la surs . Ini ial vom considera c poten ialul dren -surs VDS este suficient de mic ncat atat tensiunea de prag ct i l imea stratului de goluri sunt constante. Trebuie calculat capacitatea C`ox. Diferen a de poten ial dintre gril i canal este VGS V(y), unde V(y) reprezint poten ialul din figura 3.1. Sarcina / unitatea de arie n stratul polarizat invers este dat de rela ia:

Sarcina Q`b este dat de rela ia:

7


Fig. 3.1 Sec iune transversal a unui tranzistor nMOS n zona de trioda Sarcina total din canal, pentru conduc ia curentului ntre dren i surs este dat de diferen a ultimelor dou ecua ii i se poate scrie : (1), unde Q`1 reprezint sarcina n canalul polarizat invers. Rezisten a diferen ial a zonei canalului cu o lungime de dy i l ime W este dat , unde n [cm2/ Vsec] reprezint mobilitatea medie a electronilor prin canal; rela ia:

de

i nlocuind n rela ia (1) ob inem

(2)

Definim transconductan a tranzistorului MOS ca fiind (pentru un tranzistor cu canal n ) : dreapt Astfel curentul poate fi ob inut prin integrarea ecua iei (2) n partea stng de la 0 la L de la 0 la VDS : pentru VGS VTh si VDS VGS - VTh (3) Aceast ecua ie este adevarat pentru tranzistorul MOS n zona de trioda. Acesta este cazul n care canalul indus se extinde de la surs la dren . Continund putem rescrie ecua ia de mai sus folosind urmatoarea ecua ie : sau i partea sau

Pentru tranzistorul pMOS avem urmatoarea ecua ie: pentru VSG VTh 3.3 Zona de satura ie i VSD VSG - VTh


Fig. 3.2 Sec iune transversal a unui tranzistor nMOS n zona de satura ie Tensiunea VDS este mereu mai mica dect VGS - VTh astfel c n niciun punct din canal sarcina este zero. Cnd VDS= VGS - VTh , sarcina de sub gril devine zero. Aceast tensiune dintre dren i surs o numim tensiune de satura ie VDS,sat i indic momentul cnd sarcina este t iat la suprafa a canalului dintre dren i surs . n plus, crescnd tensiunea VDS nu cre te i curentul de dren . Dac aceast tensiune cre te pn cnd zona de goluri dintre dren i surs se extinde, tranzistorul se nume te punched through. n aceste condi ii pot circula numai curen i foarte mari ducnd la deteriorarea aparatului. Tensiunea maxim care poate fi aplicat ntre dren i surs unui tranzistor MOS este dat de tensiunea punchthrough . Pentru lungimi de canale lungi, tensiunea maxim dintre dren i surs este dat de o tensiune de pr busire a drenei. Cnd tranzistorul lucreaz in canalul PINCHED-OFF adic VDS VGS - VTh spunem c lucreaz n satura ie. nlocuind VDS,sat n ecua ia (3) vom ob ine c pentru VDS VGS i VGS VTh

Prelucrnd ecua ia de mai sus ob inem

Astfel, cu ct l imea stratului de goluri cre te o dat cu tensiunea VDS , cu att va cre te i curentul. Acest efect se nume te modularea lungimii canalului. Pentru a determina schimbarea ce are loc la ie irea curentului deriv m ecua ia precedent cu VDS i ob inem : unde modelare a lungimii canalului n final, Caracteristica I/V : i poate varia de la 0.01 la 0.1; i se nume te parametru de

9


4. Modelul de semnal mic n zona de satura ie

i zona de trioda. Schem . Parametrii. Legi

Modul de semnal mic al tranzistoarelor este adesea folosit pentru a determina comportamentul i geometria tranzistoarelor. Avantajul acestei analize asupra analizei de semnal mare este liniaritatea care ajut la modelarea tranzistorului cu surse controlate i elemente pasive simple. n figura 4.1 ,aplicnd o tensiune AC, vgs, curentul de dren se modific . Ini ial presupunem c VGS>>vgs ( semnalul alternativ este mai mic decat cel continuu). n zona de satura ie VDS VGS - VTh iar curentul total (AC+DC) este dat de rela ia: iD=id + ID= Transconductan a gm este calculat conform:

Fig. 4.1

10


Fig. 4.2 Modelul de semnal mic pentru tranzistorul MOS n continuare vom examina cum transconductan a influen eaz nivelele de semnal. Cnd vgs devine comparabil n amplitudine cu VGS, varia ia transconductan ei poate fi observat n c tigul amplificatorului. Tensiunea dren -surs poate influen a i ea transconductan a. Dac tensiunea AC este suficient de mic nct vgs depinde de modelul tranzistorului folosit. Modelele sunt selectate de specifica ia Level = N folosit ntre < > , iar N este predefinit s fac referinta c tre un set particular de valori i ecua ii. Exist trei valori ale lui N( Level = 1 , 2 , 3 ). Modul de tratare SPICE pentru capacit ile parazite. ntruct programul n sine realizeaz o analiz transient (in timp), incrementnd variabila timp, capacit ile neliniare sunt u or de inclus n calcule. Valorile zero-bias sunt date de CJ , CJSW, CGBO, CGDO i CGSO. Parametrii de gradare MJ i MJSW pot fi modifica i n func ie de profilul modelului. Informa ii despre arie i perimetru sunt incluse n descrierea dispozitivului folosind AD, AS, PD i PS . Pentru calcularea tensiunii de prag avem urm torii parametrii n SPICE: Simbol VTHN0 2|F|

Nume VTO GAMMA PHI NSUB NSS TPG

Descriere Tensiunea de prag Parametrul boddy-effect Poten ialul suprafa abulk Substratul dopat Densitatea suprafe ei Tipul grilei

Default 1.0 0 0.65 0 0 1

yp. 0.8 0.4 0.58 E15 E10

Unitate de m sur V V1/2 V cm-3 cm-2

NA Q`ss / q

Pentru calcularea transconductan ei avem urmatorii parametrii n SPICE: Simbol KP tox LDn,p

Nume KP TOX Lambda LD UO

Descriere Transconductan a Grosimea gril -oxid Lungimea canalului Difuzia lateral Mobilitatea suprafetei

Default Typ. 20E-6 1E-7 0 0 600 50E-6 40E-9 0.01 2.5E-7 580

Unitate m sur A/V2 m V-1 m cm2/Vs

de

TEHNOLOGIA CMOS

Documents

Transcript of TEHNOLOGIA CMOS