1

Elementul DTL. Elementul TTL cu inversor

simplu. Elementul TTL cu inversor compus. DTL (şi-nu) — element logic pe bază de diodă-tranzistor

Iniţial presupunem că x1 şi x2 au stare de “0” asta înseamnă că tranzistorul este în stare de saturaţie şi între C şi B avem 0,2V

x1,x2 →“0”=0,2V Tensiunea în punctul A avem 0,9V curentul trece prin R1 şi D2 A → 0,9V — 0.7V cade pe joncţiune şi 0.2V avem la intrări. Pentru a deschide joncţiunea D3 şi baza-emitor a tranzistorului ne

trebuie 0.7+0.7=1.4V în punctul A. Tranzistorul va fi închis când în A avem 0.9V şi la ieşire vom avea unitatea logică.

Dacă avem “0” şi “1” atunci primim în A 0.9V Dacă avem “1” şi “1” atunci primim în A o tensiune de 1.4V, VD1 şi VD2 sunt închise tensiunea creşte până când VD3 şi tranzistorul se deschide.

Caracteristica de transfer:

M”0”=0.7-0.2=0.5V

M”1”=5-0.7=4.3V În cazul dat avem câştig numai în viteză. Rolul lui R3 este pentru a extrage purtătorii de sarcină din bază la trecerea tranzistorului din stare de saturaţie în regim de tăiere. Dacă aplicăm la Bază (+) se deschide

x1

x2

Y

0 0 1 0 1 1 1 0 1 1 1 0

VD1

VD2

VD3

X1

X2

A

R1 R2

R3

C

4k

5k

1k

+

Y

0.1

1 0.7

2

3

4

5

4 3 2 5 Uint

Uieş

CID 1

2

joncţiunea şi dăunăm mai tare. Astfel noi trebuie să aplicăm Baza la pământ, extragerea purtătorilor de sarcină minoritari nu poate fi efectuată prin D. Circuitul dat funcţionează până la 2MHz. Deci în cazul comutării tranzistorului, critic este procesul de închidere a tranzistorului (adică ieşirea din saturaţie) Neajunsurile: marginile de zgomot sunt foarte diferite, şi resorbţia purtătorilor de sarcini se produce printr-o rezistenţă care are o valuare mare. Timpul de resorbţie s-a micşorat prin instalarea tranzistorului multiemitor. Diodele au fost înlocuite cu un tranzistor multiplicator în rezultat primim TTL cu inversor simplu. Joncţiunile lui VT1 sunt conectate tot aşa cum au fost conectate

diodele. În principiu de lucru nu se va schimba nimic în comparaţie cu DTL. Tabela de adevăr şi caracteristica de transfer e una şi aceiaşi. Avantajele: când la intrare se produce saltul de de la “1” la “0” VT2 trebuie să se închidă, resorbşia purtătorilor de sarcini se produce prin VT1, se deschide.Rezistenţa tranzistorului în regim liniar este mai mică decât R3 în

schema precedentă. Neajunsurile: saltul la UI=0,7 dacă avem capac. parazitare se încarcă prin R2 se desc. prin VT2 care este în stare de saturaţie. Deci procesul de încărcare va dura m/mult timp. TTL Pentru a mări marginea de zgomot la nivelul ”0” s-a proiectat elementul TTL cu inversor

compus care are o astfel de configuraţie.

U+

Y

VT1 VT2

4k 1k

R1 R2

TTL

Y

VT1 VT2

4k 1k R1 R2

TTL

VD1

VD2

R3

R4

VT3

VT4

VD3

A

3

Dacă “0” în punctul A 0.9 V ca să curgă curent ne trebuie 0.7+0.7+0.7=2.1. Tabela de adevăr rămâne valabilă şi pentru acest caz . Numai când întrările se conectează la “1” atunci joncţiunile B-E a VT1 se închid. Tensiunea în punctul A creşte până la 2.1V la 1,4 se produce saltul, 2.1-0.7 la intrare= 1.4V M”0”=1.4-0.2=1.2V

M”1”=3.6-1.4=2.2V Dacă avem un fir lung care leagă două circuite logice, el are inductanţă şi capacitate. VD1 şi VD2 vor tăia impulsul negativ la 0.7V Dacă se aplică “1” la una din intrări atunci bloc starea elem. Mărim tensiunea şi deci vedem că în (•) A vom avea 1.4V, VT2-intră în regim activ de funcţionare ca amplificator cu coeficen. de amplificare-1.4,VT4-este închis, VT3-repetor. Scăderea U0 se va petrece până când se va deschide VT4 şi se va închide VT2. La Evt3 U=0.7VT4+0.2=0.9. U=0.7VT4+0.2=0.9 deci VT3 se închide. VT3-funcţionează ca stabilizator poten. este fixat iar sarcina este fixată la emitor.

I UU

RmABE

int = − =+

1

1

β~0.05 0.7

1.4

4

Elemetul TTL Schottky.

Ideia tranzistorului Shotchi constă în aceia că scoaterea din starea de saturaţie durează mai puţin la închidere decât deschiderea. Trebuie de evitat starea de satuaţie. VT1, VT5-reprezintă cuplu Darlington. Tabelul de adevăr e ca şi la TTL. Caracteristica de transfer: “0” la ieşire=0.4V M”0”=1-0.4=0.6V M”1”=3.6-1=2.6V Avantajele: 1) VT2, VT4 împreună cu R3şi R4 înlătură posibilitatea de lucru în regim liniar a tranzistorului VT6 2) Deşi VT6 nu este adus până la saturaţie adâncă, totuşi extragerea purtătorilor minoritari din bază depinde de valoarea rezistenţei dintre bază şi emitor. Exemplu: Să se calculeze puterea medie consumată de acest circuit.

R1

2.8k

R2

900

R5

3.5k

R4

250

R3

500

R6

50

VT1

VT4

VT6

VT3

VT5 VT2

U+=5V

3.6

0.4

U

CID 2

5

P UI= Precăutăm cazul pentru “0”:

I=I1+I2

IU U U

RmAIND BE

11

5 0 4 0 7

2 814=

− −=

− −=

. .

..

IU U

R RmA

BET

22 5

3 4 3

4 41=

−

+= ≈

.

.

P UI mW= = =5 2 4 12* .

Precăutăm cazul pentru “1”:

IU U U U

RmA

BE BE BC

11

2 6 1 5 17

2 812=

− − −=

−≈

+.

..

IU U U

RmA

CE BE

2

2

2

6 5 0 7 0 4

9004 3=

− −=

− −≈

+. .

,

( )P mW= + =12 4 3 5 27 5. . * .

acum calculăm puterea medie:

PP P

mW=+

=+

=≈" " " " .0 1

2

12 27 5

220

6

Principiul de funcţionare a elementului ECL. Elementul

de baza ECL, nivelurile logice "0" si "1" .Caracteristica de

transfer a elementului ECL.

Circuitul ECL cu cea m/mică durată de comutare de ordinul unităţii de nanosecunde. Aceasta se realizează datorită comutării curenţ şi nu a conectării şi deconectării lui. În timpul comutării consumul de energie practic nu se schimbă. La baza circuitului ECL se află etajul diferenţial. La VT2I se conectează Uref=const la bază. Potenţialul bazei este fixat. Dacă UB1 tran VT1 se va închide, creşte RCE se mişcă potenţialul emitorului

şi va duce la deschiderea tranzistorului VT2I, deci cu cât se închide VT1 cu atât se deschide VT2I. Procesul invers va fi dacă creşte UB1 are loc comutarea curentului.

I1 I2 I4 I6 I5 I7

R1 R2

R3 R5 R4 R8

R7

D1

D2

VT6

VT1 VT2

VT3

VT4

VT5

X1 X2

Y1 Y2

U

I3

Ia U-

UB1

U+

Uref VT1 VT2i

CID 3

7

Analiza elementului logic Elementul ECL este compus din etaj diferenţial un braţ al căruia îl formează tranzistorul care realizează funcţia logică (VT1, VT2). La bazele acestor tranzistore se aplică semnale de intrare. Celălalt braţ îl formează VT3, baza căruia este conectată la sursa tensiunii de referinţă. Sursa tensiunii de referinţă este formată din VT6 împreună cu VD1, VD2, R7, R8. Semnalul de pe etajul diferenţial este scos prin repetoarele VT4 şi VT5. Alimentarea are loc de la o sursă de –5,2V. Căderea de tensiune pe joncţiune vom socoti egală cu 0,75V, ca şi pe diodă: UBE=0.75V. Determinăm caracteristica de transfer:

1) Calculăm tensiunea de referinţă. Neglijăm curentul bazelor β>100. Calculul se face după valoarea absolută.

6787

0677

2BEBEref UR

RR

UUURIU +

+

−=+=

−

2) Presupunem că la bazele VT1şi VT2 este aplicat nivelul ”0”logic. X1,X2→”0” în aşa fel că VT1 şi VT2 sunt închise. În acest caz la colectorul tranzistorelor VT1 şi VT2 tensiunea va fi potenţialul pământului. Tensiunea

Uy1=U”1”=UBE4=-0,75V

523

3523522"0' 32 BE

BEref

BE

curent

BEY URR

UUUURIURIU II +

−−=+==+=

−

=

3) Socotim X1,X2→”1”=-0.75; VT1,VT2—deschis, VT3—închis.

413

1"1"413411"0' 31 BE

BEBE

curent

BEY URR

UUUURIURIU II +

−−=+==+=

−

=

Tensiunea “0”(UY1”0”) depinde de tensiunea aplicată la intrare dacă introducem U”1”=0.75V atunci vom obţine:

UY1”0”= -1.66V, UY2”1”= -0.75V

Formula lui Ebers-Smol

120 mV

-0.75

-1.17V

-0.75

-1.66V-1.58V

Y1

Y2

8

T

BEU

BC eIIϕ=

mVq

kTT 25≈=ϕ

4) Consumul de energie.

referinţedeenergieiconsumulPundePPP

P refref .........2

"0""1" −++

=

Pref= U-(I6+I7) P”1”= U-(I1+I2=0+I4+I5)= U-(I3+I4+I5) P”0”= U-(I1=0+I2+I4+I5)= U-(I3+I4+I5)

9

Principiul de funcţionare a elementului I2L.

Construcţia elementului I2L. Funcţiile logice, indeplinite de

elementele I 2 L, avantajele si neajunsurile acestor elemente. Avantajele celor două tipuri de circuite constă în aceia că: au cel mai bun factor de calitate, grad înalt de integrare. Neajunsurile: marginile de zgomot sunt mici mai ales pentru unitatea logică. (Avem 2 tranzistoare integrate unul p-n-p şi unul n-p-n)

p+ — injector care este conectat la alimentare prin rezistenţă, mai departe se crează prin difuzie un strat p şi în el avem inclus colectorul de tip . Elementele sunt separate una de alta prin stratul n+ . În circuitele moderne separarea se face cu SiO2(nisip de sticlă).

Descrierea funcţionării: În primul rând toată alimentarea se face prin rezistor, pe injector avem 0,7V, avem joncţiunea polarizată direct. Purtătorii de sarcină pentru injector sunt golurile şi ele trec în baza tranzistorului p-n-p fiind îngustă ei ajung în colectorul tranzistorului p-n-p. Colectorul orizontaleste comun cu baza tranzistorului n-p-n vertical. Purtătorii de sarcină care au fost emişi sunt direct injectaţi în baza tranzistorului n-p-n vertical. Pentru goluri câmpul este orientat astfel că crează bariera de potenţial. Deci golurile se acumulează în baza n-p-n, până când se micşorează bariera de potenţial(0.7) şi se încarcă pozitiv. Când se micşorează bariera electronii din emitorul n-p-n în bază şi de aici ajung la colector. Electronii se acumulează în colector până când se micşoreză bariera bază-colector, adică se dischide joncţiunea. Tranzistorul intră în saturaţie (ambele joncţiuni sunt deschise), alimentare nu avem (rezistenţa emitorului şi colectorului este mică). Analiza prezentată se referă la cazul când baza tranzistorului n-p-n este deconectat de la pămînt. Dacă însă baza este conectată la “0” atunci

n-

n+

p+p

n+

SiO2Rb

U+Bnpn Cnpn

CID 4

10

Uint

UieşU0

0.7

0.7

purtătorii injectaţi în bazăse vor scurge şi tranzistorul n-p-n vertical va avea rezistenţa înaltă. Cum putem obţine un operator logic.

În circuitele I2L nu se conectează împreună bazele tranzistoarelor, se pot conecta numai colectoarele.

Ramificarea se efectuiază prin tranzistori multicolectori.

M”1”=0.1V Din această cauză intrările şi ieşirile circuitelor integrate I2L se acordă cu

A VT2

C

Y X Z

VT3 VT4

U+

B

VT1

ŞI-NU

x Y Z

0 0 0

0 1 0

1 0 0

1 1 1

SAU-NU

x Y Z

0 0 1

0 1 1

1 0 1

1 1 0

R1

R2

VT

11

nivelele TTL cu ajutorul unor interfeţe (tranzistoare speciale prezente în fiecare capsulă ). acest circuit se utilizează pentru acordarea circuitelor logice.

U

R RR U

TTL

B

" "

*1

1 22 1

+=

Curentul prin R1 şi R2este mai mare ca curentul bazei tranzistorului de 10 ori. Interfaţa: Dacă VT e deschis atunci RVT2 < R3 Dacă la ieşire avem “1” VT2 este modificat în acest caz R2<<RVT2

TTL

R3

VT2

12

Funcţionarea inversorului n-MOS, având ca sarcina

tranzistorul cu canal iniţial. Caracteristica de transfer a

inversorului n-MOS. Elementele logice n-MOS. Avantajele: au cel mai înalt grad de integrare.

Dacă la grilă avem un potenţial pozitiv(+) electronii din substratul de tip p vor fi atraşi şi golurile vor fi respinse, astfel se formează un strat electrizat, unde se formează ca un semiconductor de tip n şi se formează canalul de tip n.

Reprezentarea grafică este următoarea: Reprezentarea grafică a tranzistorului cu canal iniţial este următoarea: Tensiunea la care apare sau dispare canalul se numeşte tensiunea de prag. Fie că sursa(S) e conectată la pământ şi la drenă(D) e aplicat un potenţial pozitiv(+), atunci câmpul nu va fi paralel suprafeţii porţii(G). La atingerea tensiunii de prag canalul se va deschide în domeniul sursei. Din grafic avem: 1) UP<UGS, UGP<UP. 2) UGS>UP, UGP>UP. Dacă canalul nu este deschis atunci avem regim de tăiere, dacă canalul e deschis în domeniul S şi închis în regiunea P avem regim de saturaţie, iar când canalul e deschis pe toată întinderea avem regimul liniar.

G S

D

G S

D

S G D

SiO2

n+ n+

p

CID 5

13

ID

UDS UP=1V

1V

5V 4V

3V 2V

6V

lini UGS

tăie

canal indus ID

UDS UP=-4V

satura

-1V

-0.2V

-0.4V

-0.6V

-0.8V

UGS lini

canal iniţial

Aceste inversoare au fost înlocuite cu inversoare ce conţin tranzistor cu canal iniţial: RVT2 >RVT1 Capacitatea se încarcă cu un curent constant aproape tot timpul. Construirea caracteristicii de transfer a acestui element.

În regimul liniar dependenţa ID este dată de expresia:

UI

R

U0

CP

U+

UIU0

CP

U+

VT1

VT2

UI

U0

U+

VT1

VT2 VT2

14

( ) ( )I U U U UD GS P DS DS= − −

β *

1

212

În regimul de saturaţie dependenţa ID este următoarea:

( ) ( )I U UD GS P= −

1

22

2β

( )β µ=Z

LCns x* 0 3

unde: β — panta iniţială Z — lăţimea canalului L — lungimea canalului µ — mobilitatea electronilor în canal C — capacitatea specifică a unei unităţi de suprafaţă Cu UGS1=UI (4) UGS2=0 (5) UDS1=U0 (6) UDS1=U+-U0 (7) înlocuim 4,5,6,7 în 1şi 2 astfel primim condiţiile caracteristicii de transfer:

( )

( )[ ]

=−

=

−−

12

1

12001

1

2

1:

2

1:

DPi

DPi

IUUsat

IUUUULiniar

PentruVT

β

β

( )( ) ( )

( )

=−

=

−−−− ++

22

2

22

002

2

2

1:

2

1:

Dp

Dp

IUsat

IUUUUULiniar

PentruVT

β

β

Fiindcă VT1 şi VT2 sunt în serie atunci curenţii îs aceeaşi ID1=ID2, fie U+=5v şi UP1=1v iar UP2=-1V. Ridicăm 0V şi VT1este închis şi la ieşire vom avea U+ până la 1V, VT1 începe să se închidă Ui=1V, U0=5V şi

15

primim regim de saturare, fiindcă UGD=-4V , iar VT2 e în regim liniar, e deschis pe toată porţiunea.

(5)=(6)

( ) ( )U U U U U UP p i p0 2 22 1

21

22= + + − −+ β

β

Fie la U+=2.5V, U0=2.5, VT1 e în regim de saturaţie, iar VT2 va fi închis în regiunea drenei şi va fi în regim de saturaţie. (5)=(7)

( )U U Ui P P= +

−

11

2

1

2

2 9β

β*

Fie U+=5V, U0=0; UGD>UP, VT1 este în regim liniar UGP=U+ — U0=5V > 1V VT2 — în regim de saturaţie.

(4)=(7)

( ) ( ) ( )U U U U U Ui P i P P0 1 1

2 2

12

2 10= − − −−

*β

β

Expresiile (8) şi (10) sunt valabile când expresiile de sub radical sunt mai mare decât zero. Porţile N-MOS

Pentru a simplifica inversorul poate fi reprezentat astfel:

16

UI

U0

U+

VT1

VT2

X1

Y

U+

VT1

VT2

X2 VT3

Y1 Y2

U+

VT3

VT1 VT2

Inversorul Bufer

Schema e utilizată când avem o capacitate sporită.

sau-NU

x1 X2 Y

0 0 1

0 1 0

1 0 0

1 1 0

şi-NU

x1 X2 Y

0 0 1

0 1 1

1 0 1

1 1 0

UI

U0

U+

VT2

VT1

VT4

VT3 C

17

Comutatorul , elementul de memorie dinamică N-MOS.

Dacă este capacitate atunci — “1”, dacă nu avem sarcină — “0”. Acum apare problema, până la ce tensiune se încarcă şi se descarcă capacitatea? 1) Încărcarea capaciăţii: fie “1” logic pentru Ui=5V, “0” pentru Ui=0V şi fie Up1=1V UGD=0V, UGS=5V — VT1, UPG — închis, UGS — deschis, regim de saturare de aici rezultă că UC=4V. 2) Procesul de descărcare UC=4V; Ui=0V; Tranzistorul e în regim liniar canalul e deschis pe toată porţiunea C→0

UI

U0

U+

VT3

VT2

VT1

C

18

Inversorul CMOS, principiul de lucru. Caracteristica

de transfer a inversorului CMOS. Elementele logice CMOS. Avantajele: au cel mai redus consum de energie; pot fi alimentate într-

un diapazon larg de tensiune 3 — 18V. Neajunsurile: în comparaţie cu N-MOS viteza de funcţionare mai

redusă; gradul de integrare este mai mic, ultima e din cauză că avem tranzistor şi cu canal p şi cu canal n.

Gradul de integrare este mic, pentru oţinerea unui operator cu N — intrari avem nevoie de 2N tranzistori.

Fie UP1T1>0, UP2T2<0; Ambii tranzistori sunt cu canal indus şi

circuitul funcţionează simetric(contratimp). “1” VT1 — deschis şi VT2 încis “0” VT1 — închis şi VT2 — deschis în cazul dat avem regim static Fie Up1=1V; Up2=-1V şi U+=5V

1) Dacă VT1 este închis, toată tensiunea cade pe VT1, curentul în VT2:

I=0 2) Ui=0 şi începe să crească la ieşire este de 5V. Pâna la un volt începe să să se deschidă VT1, VT1 — în regim de

saturaţie fiindcă UGD=-4Vşi încă nu se deschide. VT2 — regim liniar Us=5V; Up=5V, la P→ U=1V, adică UGD=-4V

UGD > UP2 de aici rezultă VT2 are deschis canalul pe toatăîntindera, VT2 — regim liniar

Ui U0

U+

VT1 (n)

VT2 (p)

UI

U0

β<13.5

1.5

(1

(3

(2

(4

(5

VT2 UGS

Id

IPS

VT1

CID 6

19

Pentru regiunea liniară avem: ( )I U U U UD GS P DS DS= − −

β

1

212 ( )

iar liniară: ( )I U UD GS P= −1

22

2β ( )

În aceste expresii trebuie să înlocuim UGS, UDS UGS=UI (3), UDS=U0 (4),

( )U U UGS I2 5= − + ( )U U UDS 2 0 6= − +

Înlocuim (3),(4),(5),(6)→(1),(2) şi în rezultat vom obţine următoarele 4

ecuaţii:

( ) ( )

( ) ( )VT

Lin I U U U U

Sat I U U

D I P

D I P

1

1 1 1 0 02

1 2 1

2

1

27

1

28

:

:

= − −

= −

β

β

( )( ) ( ) ( )

( ) ( )VT

Lin I U U U U U U U

Sat I U U U

D I P

D I P

2

2 2 2 0 0

2

2 2 2

2

1

29

1

210

:

:

= − − − − −

= − −

+ + +

+

β

β

(2) şi (8) egalăm cu (9):

( )U U U U U U U U U U UI P I P I P I P0 2 22

21

21

221

211= − + − − − − − −+ +( ) ( ) ( ) ( )

β

β

Expresia e valabilă când sub radical avem valuare mai mare sau egal ca zero (3) şi (8) egalăm cu (10):

β

β1

1 22LU U U U UI P I P( )− = − −+

β1=β2 ; UP1=-UP2; 2Ui=U+; Ui=2,5V (7) egalăm cu (10):

( )U U U U U U U UI P I P I P0 1 12 2

12

2 12= − − − − − −+( ) ( ) ( )β

β

20

Când β1/β2≠1, atunci βr=β1/β2., βr<1, β>1. Consumul de putere are 3 componente: 1) statică – este determinată de curgerea prin tranzistorul închis PST=U+IS 2) dinamică – are loc în timpul comutării, când ambii tranz sunt deschişi (porţiunea 2-4) 3) dinamică – rezultatul reîncărcării capacităţii sarcinii

21

Operatorul C-MOS

“sau-NU”

X1 X2 Y

0 0 1

0 1 0

1 0 0

1 1 0

“şi-NU”

X1 X2 Y

0 0 1

0 1 1

1 0 1

1 1 0

X1 X2

U+

VT3

VT1 VT2

VT4

X2

X1

Y

X1

X2

U+

VT3

VT1

VT2

VT4 X2 X1

Y

22

Minimizarea funcţiilor logice cu ajutorul diagramelor

Karnaugh. Exemple: codoare, decodoare.

Presupunem că trebuie să facem un dispozitiv cu 3 intrări şi o ieşire:

Funcţia F în general e o sumă a acestor stări independente. Deci:

( )F i x j

j

m

i

n

===

∏∑11

— forma canonică conjuctivă a funcţiei

Fie suma produselor minterminilor. Se pot utiliza însemnările maxterminilor, în acest caz se ia produsul sumelor.

( )F i xi

j

j

nmn

== =

∑∏11 — forma canonică disjunctivă.

Nu totdeauna în dispozitive sunt realizate toate aceste stări, în acest caz putem simplifica dispozitivul. Presupunem că avem un dispozitiv ce trebuie să realizeze funcţia:

A B C mintermeni maxtermeni

0 0 0 0 A B C A B C+ + 1

1 0 0 1 A B C A B C+ + 1

2 0 1 0 A B C A B C+ + 0

3 0 1 1 A B C A B C+ + 0

4 1 0 0 A B C A B C+ + 1

5 1 0 1 A B C A B C+ + 0

6 1 1 0 A B C A B C+ + 0

7 1 1 1 A B C A B C+ + 0

A

B

C

F

CID 7

23

( )F ABC ABC ABC1 0 1 4= = + +∑ , ,

( )( )( )( )( )F A B C A B C A B C A B C A B C1 = + + + + + + + + + +

F1 = F2 ; AB A B= +

Minimizarea se efectuiază pe baza următoarei funcţii:

( ) ( )g x x g x x gi j i j* *+ = Exemple:

F ABDC ABCD ABCD ABCD= + + +

F ACD ABD= +

F AD AB= +

AB A B A B A B A B

CD 00 01 11 10

C D 00 1 1

C D 01 1

C D 11 1

C D 10

AB A B A B A B A B

CD 00 01 11 10

C D 00 1

C D 01 1 1 1

C D 11 1 1 1

C D 10 1

24

F =

F A BCD= +

F A C D= + +

AB A B A B A B A B

CD 00 01 11 10

C D 00 1 1

C D 01

C D 11

C D 10 1 1

AB A B A B A B A B

CD 00 01 11 10

C D 00 1 1

C D 01 1 1

C D 11 1 1 1

C D 10 1 1

AB A B A B A B A B

CD 00 01 11 10

C D 00 1 1 1 1

C D 01 0 0 1 1

C D 11 1 1 1 1

C D 10 1 1 1 1

25

Codoare Codoarele transformă codul zecimal în cod binar. A=1+3+5+7+9 B=2+3+6+7 C=4+5+6+7 D=8+9

1

9

A

B

C

D

1

2

8

1

D

8 &

D 9

N D C B A 0 1 2 3 4 5 6 7 8 9

ABCD 0 0 0 0 0 1

ABCD 1 0 0 0 1 1

ABC 2 0 0 1 0 1

ABC 3 0 0 1 1 1

ABC 4 0 1 0 0 1

ABC 5 0 1 0 1 1

ABC 6 0 1 1 0 1

ABC 7 0 1 1 1 1

AB 8 1 0 0 0 1

AB 9 1 0 0 1 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

26

Decodoare Transformă din cod binar în cod zecimal poziţional. Se pot utiliza combinaţiile nefolosite, pentru minimizare.

1

9

A

B

C

D

1

2

&

4

A

B

C

D

AB A B A B A B A B

CD 00 01 11 10

C D 00

C D 01 X X

C D 11 X X X X

AB A B A B A B A B

CD 00 01 11 10

C D 00

C D 01 1 X X

C D 11 X X X X

C D 10

& A