8/10/2019 raport ASDN lab 1

1/5

UniversitateaTehnicFacultatea CIM

CatedraCalculatoare

RaportLa disciplina : Analiza i Sinteza Dispozitivelor Numerice

Lucrarea de laborator nr.1

A efectuat st.gr. C-101

Crucean A.

A verificat lector univ.

Oovschi M.

Chisinau 2011

8/10/2019 raport ASDN lab 1

2/5

Lucrarea de laborator nr.1

Tema: Snteza circuitelor logice combinaionale.

Scopul lucrrii: Studirea practic i cerecetarea procesului de sintez a circuitelor combinaionale.

Tema pentru acas:

1. Se efectueaz minimizarea funciilor logicey1iy2 conform variantei. Pentru ambele funcii seefectueaz snteza circuitului logic n setul de elemente I-NU.

2.

Funciay1se reprezint n forma disjunciv normal perfect i forma conjunctiv normalperfect. Pentru forma disjunctive normal perfect se efectueaz snteza circuitului logic n setul deelemente I-NU.

3. Funciay2se reprezint n toate cele 8 forme normale.

Varianta 8:

y1=(0,1,2,4,6,8,11,12,15)

y2=(0,1,2,5,6,7,8,9,12,13).

Consideraii teoretice:

Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de ieire, prin clase defuncii intrare-ieire i prin natura prelucrrilor de date ce au loc n structura interna.

Circuitele logice se mpart n dou clase: combinaionalei secventiale. Un circuit logic combinational(CLC) se caracterizeaza prin aceea ca starea iesirelor sale la un moment dat depin de numai de starea

intrarilor sale la acest moment. Legatura intre starea intrarilor i starea iesirelor este data de funciile detransfer ale acestuia, denumite n acest caz funcii de comutare, care snt funcii booleene (logice).

CLC este circuitul care are nintrari i m iesiri, la care iesirele pot fi exprimate numai n dependent devariabilele de intrare.

Deoarece n acest model matematic nu intervin ca variabile independente timpul i nici marimile deiesire, rezult, c n structura sa un CLC nu prezinta circuite de memoriei nici legatuir de reacie(variabilele de iesire nu snt aplicate la intrare).

Snteza unui CLC se efectuiaza n urmatoarele etape:

- Descrierea necesitatilor ce trebuie sa le resolve circuitul combinational respectiv.

- Reprezentarea acestei descrieri sub forma unui tabel de adevar.

- Deducerea funciilor logicei minimizarea lor.- Implementarea acestor funcii logice minimizate sub forma unor retele de comutare prin

intermediul circuitelor integrate.

Tabelul de adevar coninen+mcoloane 2n rinduri. Fiecare rind al tabelei reprezinta una dincombinatiile posibile ale valorilor variabilelor i valorile funciilorpentru combinati arespectiva.

Efectuarea lucrrii:

1. Minimizarae funciilor logicey1,y2.Sinteza circuitului logic n setul de elemente I-NU.

Construim tabelul de adevar pentru funciile .

y1=(0,1,2,4,6,8,11,12,15)y2=(0,1,2,5,6,7,8,9,12,13).

8/10/2019 raport ASDN lab 1

3/5

Tabelul 1.Tabelul de adevr pentruy1, y2.

Tabelul 2.Minimizarea funcieiy1n formadisjunctivy1= x3x4x1x4x1x2x3x1x3x4

Tabelul 3.Minimizarea funcieiy2n forma

disjunctivy2= x1x3x3x4x2x3x1x3x4x1x2x4

Tabelul 4.Minimizarea funcieiy2n formaconjunctivy2=(x1x3)(x1x2x3x4)(x1x2x3x4)

Forma I-NU a funciilory1, y2:

y1= x3x4 x1x4 x1x2x3 x1x3x4

y2= x1x3 x3x4 x2x3 x1x3x4 x1x2x4

Fig.1Circuitul logic pentru funciile minimizatey1iy2de elemente I-NU.

1

0

0 1 2 34 5 6 78 9 A BC D E F

x3x4

x2x1

f2

f1

x1 x2 x3 x4 y1 y2

0 0 0 0 1 1

0 0 0 1 1 1

0 0 1 0 1 1

0 0 1 1 0 0

0 1 0 0 1 0

0 1 0 1 0 1

0 1 1 0 1 1

0 1 1 1 0 1

1 0 0 0 1 1

1 0 0 1 0 1

1 0 1 0 0 0

1 0 1 1 1 0

1 1 0 0 1 1

1 1 0 1 0 1

1 1 1 0 0 0

1 1 1 1 1 0

00 01 11 10

00 1 1 1 1

01 1 0 0 0

11 0 0 1 1

10 1 1 0 0

00 01 11 10

00 1 0 1 101 1 1 1 1

11 0 1 0 0

10 1 1 0 0

00 01 11 10

00 1 0 1 1

01 1 1 1 1

11 0 1 0 0

10 1 1 0 0

8/10/2019 raport ASDN lab 1

4/5

Fig.2Diagrama n timp

2.

Prezentarea funcieiy1n forma disjunctiv normal perfect i forma conjunctiv normal

perfect. Sinteza circuitului logic n setul de elemente I-NU pentru forma disjunctiv

normal perfect.

FDNP:

y1= x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4x1x2x3x4

FCNP:

y1= (x1x2x3x4)(x1x2x3x4)(x1x2x3x4)(x1x2x3x4)(x1x2x3x4)(x1x2x3x4)

(x1x2x3x4)(x1x2x3x4)(x1x2x3x4)

Transformm FDNP din setul de elemente I-SAU n setul de elemente I-NU.

y1= x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4 x1x2x3x4

Fig.3Circuitul logic pentru forma disjunctiv normal perfecta funcieiy1n setul de elemente I-NU.

1

0 1 2 34 5 6 78 9 A BC D E F

0

1

x1

x2x3

x4

y1

8/10/2019 raport ASDN lab 1

5/5

Fig.4Diagrama n timp

3. Prezentarea funcieiy2n toate cele 8 forme normale.a) Din forma disjunctiv normal:- forma I-SAU:

y2= x1x3x3x4x2x3x1x3x4x1x2x4

- forma I-NU/I-NU:

y2= (x1x3) (x3x4) (x2x3) (x1x3x4) (x1x2x4)

- forma SAU/I-NU:

y2= (x1x3)(x3x4)(x2x3)(x1x3x4)(x1x2x4)

- forma I-NU/SAU:

y2= (x1x3) (x3x4) (x2x3) (x1x3x4) (x1x2x4)

b) Din forma conjunctiv normal:

- forma SAU-I:

y2=(x1x3)(x1x2x3x4)(x1x2x3x4)

- forma I-NI/I:

y2=(x1x3) (x1x2x3x4) (x1x2x3x4)

- forma I/SAU-NU:

y2=(x1x3)(x1x2x3x4)(x1x2x3x4)

- forma SAU-NU/SAU-NU:

y2=(x1x3) (x1x2x3x4) (x1x2x3x4)

Concluzii:

n urma efecturii lucrrii de laborator nr. 1 am cerecetat procesul de sintez a circuitelor

combinaionale, am construit dou circuite logice n setul de elemente I-NU pentru FDNM i pentru

FDNP i cercetnd diagramele n timp ale acestor circuite am observat c, pentru FDNM timpul de reinere

este mai mic n comparaie cu FDNP, la fel i costul este mai mare pentru FDNP, deoarece sunt mai multe

elemente I-NU. Deci rezult c este mai comvinabil s folosim funciile minimizate, caci ctigm att n

timp ct i n cost.