Module_inv_MOS.pdf
-
Upload
catalin-oancea -
Category
Documents
-
view
234 -
download
0
Transcript of Module_inv_MOS.pdf
-
7/23/2019 Module_inv_MOS.pdf
1/34
Elecronic Digitala
Comutator electronic cu TECMOS
* exemplu: structura fizic a unui TECMOS cu canal indus:
- funcionare, caracteristici, parametri:
- ecuaiile lui Sah: 0 Di dac: pGS V v (tranzistor blocat)
2
2
DS DS pGS D
vvV vk i dac: Dsat DS pGS V vV v ; ;
(tranzistor n regiunea liniar);
22 pGS D
V vk
i dac: Dsat DS pGS V vV v ; ;
(tranzistor n saturaie); cu: pGS Dsat V vV - parametri:
- tensiunea de prag:
- dependent de tensiunea surs substrat; - dependent de temperatur (mai puin ca la TBIP);
-
7/23/2019 Module_inv_MOS.pdf
2/34
Elecronic Digitala
- se poate controla foarte bine n limite largi prin concentraia deimpuriti din izolator;
- valori tipice: V 35,1 ;- importan: micorarea tensiunii de prag micorarea tensiunii de
alimentare i a puterii disipate; - factorul de conducie:
L
Z C k ox
- n mobilitatea purttorilor de sarcin din canal (electroni);
- oxC capacitatea sp ecific a izolatorului,2/ mm pF ;
- Z L , - discuie: limitri sus i jos;
- L Z geometria tranzistorului: poate fi >1 sau
-
7/23/2019 Module_inv_MOS.pdf
3/34
Elecronic Digitala
* schema:
* caracteristica de transfer:- pai V v , DDoH o V V v ;
- pai V v ; T n saturaie: Da R ii d :
2
2
paia
d o DD
V vk R
vV
2
2
paid a DDo
V v Rk V v ;
- pentru: 1ii V v , TMOS trece n zona liniar: 11 o paio V V V v ;
2112 pai
d a DD pai V V
Rk V V V se deduce 1iV i apoi i 1oV .
- pai V v , T n regiunea l iniar: Da R ii d :
2
2o
o paiad
o DD vvV vk R
vV
d a
DD
d a
pai
d a
paio Rk V
Rk V v
Rk V vv
2222
.
* nivelele logice:
-
7/23/2019 Module_inv_MOS.pdf
4/34
Elecronic Digitala
- DDoH V V ;
d a
DD
d a pa DD
d a pa DDoH ooL Rk
V Rk V V Rk V V V vV
222)(
2
- prin dezvoltare n serie:
pa DDd a DD
oL V V Rk V
V
- este necesar ca: d R ct mai mare i ak ct mai mare;* marginile de zgomot:
oLi V V MZL
)1('
; )1(''
ioH V V MZH
d a pai Rk
V V 1
)1(' ;d a
DD
d a pai Rk
V Rk
V V 382
)1('' ;
- tensiunea de transfer logic rezult din relaia: prL prLo V V v )( ;- caracteristici de alimentare:
d
DD
d
oL DD DDL
R
V
R
V V I ; ;0 DDH I
d
DDd
R
V P
2
2
; comentarii.
* regimul tranzitoriu:
- P1-P2: timp de comutare neglijabil;- P2-P3: T saturat:
-
7/23/2019 Module_inv_MOS.pdf
5/34
Elecronic Digitala
t iC
V t v D s
DDo1
)( ;
2
2
pa DDa D
V V k i ;
- se termin faza cnd TMOS intr n zona liniar: pa DD Dsat V V V V 1 ; rezult:
pa DD pa
a pa DD
pa
pa DDa
s
pa DDa
pa s
V V
V
V V
V
V V k C
V V k
V C
t
2
2
21
- constanta de timp: pa DDa s
a V V k C 2
- P3- P4: TMOS n zona liniar:
2
2o
o pa DDa Dv
vV V k i se neglijea zd R
i :
2
2o
o pa DDao
sv
vV V k dt
dvC
222 oo pa DDo
s
a
vvV V dv
dt C k
se integreaz:
-
7/23/2019 Module_inv_MOS.pdf
6/34
Elecronic Digitala
ov
V V o pa DDo pa DD s
a dvvV V vV V
t C k o
pa DD 211
)21
2
o pa DDo
pa DD s
a
vV V v
V V t
C k
2ln
)21
2
o
o pa DDa
v
vV V t
2ln
2
;
- se deduce simplu:
t thV V
eV V t v pa DDt pa DDo 1
1
12)( 2
- timpul de comutare 2t se deduce:
pa DDo V V t v 1,0)( 2 aat
45,119ln
22 .
- comparaie pentru diferite posibiliti de descrcare a unei capaciti; * comutarea invers: - ncrcare prin rezisten fix (de valoare mare) la sursa de tensiune:- fenomenele fizice: compararea curenilor de descrcare a capacitii cu
curentul de ncrcare a capacitii: descinc t t .
sd C Rt
DDoL DDo eV V V t v )(
d s f RC t 3,2 - foarte mare
Inversorul NM OS cu sarcin TMOS n zona liniar
-
7/23/2019 Module_inv_MOS.pdf
7/34
Elecronic Digitala
- apar astfel de scheme n structuri nMOS dinamice;- se folosesc dou surse de tensiune de alimentare; - tranzistoarele sunt ambele cu canal indus;- se obine o rezisten dinamic mai mic pentru ncrcarea capacitii desarcin; - tranzistorul de sarcin ocup o suprafa mult mai mic dect rezistena dedren; - nivelul logic UNU este fixat de tensiunea de alimentare DDV ;- nivelul logic ZERO depinde de geometriile celor dou tranzistoare; - parametrii statici sunt mai buni ca la circuitul precedent;- s-a folosit ca circuit logic n cazul tranzistoarelor MOS cu canal P la caretensiunea de prag nu putea fi bine controlat, tensiunile de alimentare fiindrelativ mari pentru a putea acoperi dispersiile acesteia;- timpii de comutare sunt comparabili cu cei ai schemei precedente, cu avantajulc, la integrare, suprafaa ocupat de acest circuit este mult mai mic dect acelui precedent i, deci, i capacitile parazite sunt mult mai mici.
Inv ersorul NMOS cu sarcin TMOS saturat
* o schem mai mult folosit, n special pentru circuite de memorare static;
-
7/23/2019 Module_inv_MOS.pdf
8/34
Elecronic Digitala
- elimin sursa suplimentar; - tranzistor amplificator; tranzistor de sarcin; * caracteristica de transfer:
- p pai V V v - Ta blocat, Ts n zona liniar:
- 02
1 2oH p DD Ds V V V i
- p DD ps DDoH V V V V V - p pai V V v , Ta deschis la saturaie; Ts n saturaie:
- egalitatea curenilor: 22
22
po DD s
pia
V vV k
V vk
cu notaia: s
a
k
k a 2 ; rezult:
pi p DDo V vaV V v - caracteristic liniar, cu panta ce reprezint i amplificarea de tensiune pe careo realizeaz acest montaj;
-
7/23/2019 Module_inv_MOS.pdf
9/34
Elecronic Digitala
- p pai V V v , Ta n zona liniar, Ts n saturaie:
22
22 o
o piao p DD s vvV vk vV V
k
- se amplific cu sk
2 i se ordoneaz dup puterile luiov ;
02)1( 2222 p DD p DD pioo V V V V aV vvav - de aici se deduce simplu )( io vv ;- trecerea ntre cele dou zone:
111 o pi pai V V V V V ; se obine:
a
aV V
a
V V V V p DD p DD pi 111
;
* tensiunea corespunztoare nivelului logic ZERO: - pentru p DDoH i V V V v , rezult aproximativ:
p DD
p DDoL
V V a
V V V
22 2
2
- comentarii: a , p DD V V ;
- semnificaia luia s
sa
s
a
L Z
L Z
k
k a ;
- margini de zgomot statice:
pi V V )1('
;
132
)1( 2'' a
a
V V V V
p DD pi ;
- tensiunea de prag logic:
a
aV V V V p p DD prL 1
;
* caracteristici de alimentare:
222 22
;0
p DDa p DD s DDL
DDH
V V a
k V V k I
I
-
7/23/2019 Module_inv_MOS.pdf
10/34
Elecronic Digitala
224 p DD DDa
d V V V ak
P
* regim tranzitoriu
- comutarea direct: dac se neglijeaz curentul tranzistorului de sarcin,descrcarea capacitii de sarcin se face prin tranzistorul amplificator, ca lainversorul cu sarcin rezistiv:
- P2- P3, zona de saturaie:
-
7/23/2019 Module_inv_MOS.pdf
11/34
Elecronic Digitala
t V V C k
V V t iC
vt v p DD s
a p DD Da
soo
222
1)0()( ;
poH pGSaa Dsat P P o V V V V V t v )( 32 p DD V V 2 ;
p DD p
a p DD
p
p DDa
s P P V V
V
V V
V
V V k C
t 222
232 ;
- P3- P4, zona liniar:
a p DDo
t thV V t v
12)( ;
a P P t 45,143
- comutarea invers: tranzistorul amplificator se blocheaz i capacitateade sarcin se ncarc prin tranzistorul de sarcin ce funcioneaz nzona de saturaie:
22 o p DD so
s vV V k
dt dv
C
o
oL
v
V o p DD
o
s
svV V
dvk C t 2
2=
ov
o p DD
o
s
s
vV V
dvk C
t 0
2
2 sau:
p DD s s
V V k C
t 2
o p DD
o s
o p DD
o
vV V v
vV V v
;
-
7/23/2019 Module_inv_MOS.pdf
12/34
Elecronic Digitala
p DD s s
s V V k C 2
s p DDo t t
V V t v )( ; p DD P P o V V t v
9,0)( 14
s P P t 914 ;2
aa s ; 4214 P P P P t t .
- comentarii:- nMOS nlocuit cu nMOS cu canal iniial; - tranzistoare complementare CMOS;- scheme dinamice.
* structuri logice elementare cu inversoare nMOS:
SAU-NU I-NU I-SAU-NU- circuite de tip buffer:
inversor neinversor
- poarta de transmisie:
-
7/23/2019 Module_inv_MOS.pdf
13/34
Elecronic Digitala
- circuit basculant bistabil:
Structuri numerice cu inversoare CMOS
schema de principiu inversor CMOS standard
-
7/23/2019 Module_inv_MOS.pdf
14/34
Elecronic Digitala
- parametrii tranzistoarelor:
- tensiunile de prag: V V V p pn
p 5,1 ;- factorul de conducie intrinsec:
-2
/16 V A pentru canal N i2
/6 V A pentru canal P;- factorii geometrici alei n aa fel nct factorii de conducie s fie ct
mai apropiai:
pn k k p
p
n
n
L
Z
L Z
;
nivelele logice ale inversorului CMOS:
- cele dou tranzistoare funcioneaz n contratimp; - nivelele logice nu depind de raportul din tre cei doi factori de conducie;
- din grafice: 0; oL DDoH V V V - analitic:
02
2 oH DDoH DD
p p DD p
p D
V V V V V V k i ;
deci: ;0oH V
-
7/23/2019 Module_inv_MOS.pdf
15/34
Elecronic Digitala
2
2
oLoL
n p DDn
n D
V V V V k i ; deci: .0oLV
Concluzie:- nivele logice bine precizate, independente d e condiiile reale defuncionare (inversor ideal); - utilizarea integral a tensiunii de alimentare (inversor ideal). * influena rezistenei de sarcin: - pentru s R cuplat la mas, oH V scade (la valori peste )20 k ;- pentru s R cuplat la DDV , oLV crete (la valori peste )20 k ;
caracteristica de transfer:
* 5 zone ale caracteristicii:
* zona I , pentrun
pi V V 0 , Tn blocat, Tp n zona liniar:
02
2 oH DDoH DD
p poH DD p
V V V V V V V k ;
oH DDo V V v ;
* zona II :n
pi V v , Tn saturat; Tp liniar;
22
22 p
pin
o DDo DD
p pi DD p
V vk
vV vV V vV k
;
-
7/23/2019 Module_inv_MOS.pdf
16/34
Elecronic Digitala
- se noteaz:2
ak k
p
n i rezult:
222 n
pi
p
pi DD
p
pio V vaV vV V vv
;* zona III : ambele tranzistoare n saturaie, prLi
n p V vV :
- panta infinit; rezult tensiunea de prag logic, prLV ;- panta real;
22
2
prL p
p DD p
n p prL
n
V V V k
V V k ;
aaV V V V
n p p p DD prL 1
;
- dac: p p
pn
p V V V i :1 ak k k pn
2 DD
prLV
V ; avantaj pentru CMOS (inversor ideal);
- marginile de zgomot ideale sunt egale cu
2
DDV (maxime) (inversor ideal);
- tensiunea 1oV , la care se face treceea Tp n saturaie:
p DD
n p
p p DD
o V V a
V V aV V 5,0
11 sau:
p p prL DD
p p
pGS o DD
p DS V V V V vV V V 1 , adic:
p p prLo V V V 1 .
* zona IV , pentru: p p DDi prL V V vV : Tn n zona liniar, Tpsaturat:
22
22
oo
n pin
p pi DD
pv
vV vk V vV
k de unde:
222 1 p
pi DDn
pin
pio V vV a
V vV vv i:
pn prLo V V V 2 .
-
7/23/2019 Module_inv_MOS.pdf
17/34
Elecronic Digitala
* zona V , pentru: DDi p
p DD V vV V
02
2
oo
n pin
vvV vk , de unde: 0oLo V v .
marginile de zgomot statice:
- definite n raport cu tensiunea de prag logic:
a
aV V aV V V MZH
a
aV V V V V MZL
n
p
p
p DD prL DD
n p
p p DD
oL prL
1
;1
- pentru un circuit simetric:
DDV MZH MZL 5,0 (egale, maxime); (se apropie de inversorulideal);- conform definiiei:
- se determin )1('iV i )1(''
iV pentru tranzistoare cu parametrisimetrici:
1
)1()1(2
)1(2)1(21
2'2'
''
pi pi DD
pi pi DD
i
o
V V V V V
V V V V V dvdv
- se noteaz: 0)1(
)1('
'
xV V
V V V
pi
pi DD
35
;10523
)1(41221
1
212
222
x x x x
x x x
x
x
8
23)1(
35
)1(
)1( ''
' p DD
i pi
pi DD V V V V V
V V V
-
7/23/2019 Module_inv_MOS.pdf
18/34
Elecronic Digitala
1
)1()1(2
)1(2)1(21
2''2''
''''
pi DD pi
pi DD pi
i
o
V V V V V
V V V V V
dvdv
- se noteaz: 0)1(
)1("
" y
V V V V V
pi DD
pi
- se obine ecuaia:1
12
2 y
y cu soluia:
3
5 y ;
8
25)1(
35
)1(
)1( ""
" p DD
i
pi DD
pi V V V V V V
V V
- se calculeaz marginile de zgomot:
8
23)1(' p DDoLi
V V V V MZL
MZLV V V V
V V V MZH p DD p DD DDioH 8
23
8
25)1(''
- egale i mari; Concluzie: marginile de zgomot statice sunt garantate la valori de:
.45,03,0 DDV * importana tensiunii de alimentare asupra caracteristicii de transfer:
p DD V V 2 p DD V V 2 p DD V V 2 - nu
caracteristici de intrare
* circuit de protecie la intrare: - poarta este izolat i poate acumula sarcini electrice;- deoarece suprafaa este foarte mic, se poate strpunge poarta chiar la
sarcini mici (cmpul electric este foarte mare);- diodele D1 i D2 limiteaz tensiunea de la intrare; - rezistena distribuit limiteaz curentul prin D1 i D2 dac se deschid; - apar diode parazite asociate rezistenei. - diod Zener de protecie pentru supracreteri ale tensiunii de alimentare.
-
7/23/2019 Module_inv_MOS.pdf
19/34
Elecronic Digitala
- se obin: - int Z foarte mare, M 100 ;
- cureni de intrare foarte mici (inversor ideal) dependeni de DDV i de temperatur C C oo 10020 :
;157,0036,0
;06,103,0
V vlanAnA
vlanAnA
i
i
caracteristici de ieire
- rezistenele de ieire date de rezistenele celor dou TMOS n conducie valori de ordinul sutelor de ;
- numrul de circuite identice ce poate fi comandat este, practic, nelimitat(inversor ideal);
- limitarea fan- out este dat numai de regimul tranzitoriu; - pentru comanda unor circuite discrete se admit rezistene echivalente
mai mari de k 50 pentru a nu se micora marginile de zgomot;
caracteristici de alimentare
* tensiunea de alimentare: V V V DD 153 ;
* curenii de alimentare: .0;0;0 d DDH DDL P I I (inversor ideal);- totui se disip putere datorit curenilor reziduali de ordinul W .* caracteristica de alimentare )( i DD vi :
-
7/23/2019 Module_inv_MOS.pdf
20/34
Elecronic Digitala
- ;00 DDn
pi iV v
- 22n
pin
DD prLin
p V vk iV vV ;
- 22
p pi DD
p DD
p p DDi prL V vV
k iV V vV ;
- 0 DD DDi p
p DD iV vV V ;
-
2
max 12)(
n
p
n p
p p DDn
prL DD DD V a
aV V V k
V i I
-
222
max212
pn
n p
p p DD
pn
n p
p p DDn
DDk k
V V V k k
a
V V V k I
- pentru parametri simetrici:
2max 28 p DD DD
V V k
I ;
- exemplu numeric:
A I V Ak V V V V DD p DD 100/16;5,1;10 max2
.
- importana lui max DD I pentru creterea puterii disipate cu frecvena; - influena tensiunii de alimentare; pentru p DD V V 2 , 0max DD I .
regimul tranzitoriu
- sarcin capacitiv, sC ;- fenomene fizice la ambele comut:
-
7/23/2019 Module_inv_MOS.pdf
21/34
Elecronic Digitala
- forma de und complet:
a) comutarea direct - P1-P2: se deschide Tn, se nchide Tp; 0
21 P P t ;
- P2-P3: Tn de schis n saturaie (se descarc sC ), Tp blocat:
t V V k C
V t v p DD s
DDo2
21
)( ;
- condiia de trecere a lui Tn n regiunea liniar ( pGS DS V V V ):
-
7/23/2019 Module_inv_MOS.pdf
22/34
Elecronic Digitala
p DD P P o V V t v )( 32 ; rezult:
p DD p
p DD
p s P P V V
V
V V
V
k C
t 22
32 cu: p DD
s
V V k C 2
.
- P3- P4: Tn deschis n regiunea liniar, Tp blocat:
2
2
oo p DD
o s
vvV V k
dt dv
C cu: p DDo V V v )0( ;
ov
V V o p DDo p DD
st
o p DDo
o s
dvvV V vV V k
C dt
vV V vdv
k C
dt
o
p DD
12
12112
;2
2
0
2
o p DD
vV V o p DDo vV V vt ln(2ln2
1 sau:
o
o p DDv
V V o
p DDo
v
vV V
v
V V vt
o
p DD
)(2ln
2
)(2ln
2
- se poate explicita tensiunea funcie de timp:
t
o
o p DD ev
vV V 22;
1
211
1
222
t p DDt p DDo
e
V V
e
V V v sau:
t thV V
ee
eeV V v p DDt t
t t
p DDo 11 .
- timpul43 P P t se definete ca fiind intervalul de timp dup care s-a parcurs
p DD V V V 9,09,0 , adic pentru )(1,0)( 43 p DD P P o V V t v :
45,119ln21,01,02
ln243 p DD p DD p DD P P V V
V V V V t .
-
7/23/2019 Module_inv_MOS.pdf
23/34
Elecronic Digitala
- durata frontului desc resctor:
45,14332
p DD
p P P P P fHL V V
V t t t ;
- timpul de propagare la frontul descresctor:
DD
p DD
p DD
p
prL
prL p DD P P pHL V
V V
V V
V
V
V V V t t
43ln
2
)(2ln
232
- influena prametrilor circuitului asupra timpilor de comutaie;
b) comutarea invers: - P4-P5: se deschide Tp, se nchide Tn; 0
54 P P t ;
- P5- P6: Tp deschis n saturaie (se ncarc sC ), Tn blocat:
t V V k C
t v p DD s
o2
21
)( (deoarece 0)0( ov );
- condiia ca Tp s ias din saturaie:)(
65 P P o DD Dsat p DD t vV V V V p P P o V t v )( 65
- rezult:
3265 22
P P p DD
p
p DD
p s P P t V V
V V V
V k C t ;
- P6- P1: Tp deschis n regiunea liniar, Tn blocat:
2
2
o DDo DD p DD
o s
vV vV V V k
dt dv
C
- condiia iniial: po
V v )0( .- se noteaz: uvV o DD cu: p DD V V u )0( i dudv o ;- se obine:
2
2u
uV V k dt du
C p DD s adic aceeai ecuaie ca la
comutarea direct, cu variabilau :
o DD
o DD p DD p DD
vV
vV V V
u
uV V
t
)()(2
ln2
)(2
ln2
-
7/23/2019 Module_inv_MOS.pdf
24/34
Elecronic Digitala
t thV V V v p DD DDo 1
- se obin urmtorii timpi de comutaie, la fel ca la comutarea direct:
45,119ln216 P P
t ;
fHL p DD
p fLH t V V
V t 45,1 ;
pHL prL DD
prL DD p DD
p DD
p pLH t V V
V V V V
V V
V t
2ln
2
.
- pentru V p=V DD/3, se obin : t fLH =t fHL=1.95 i t p=0.75 .Deoarece regimul dinamic depinde de o constant de timp (n care unul dintermeni este chiar Cs), rezul t c avem un regim dinamic similar cu al circuituluiRC serie. n consecin, putem echiva, din punct de vedere al regimului dinamic,un tranzistor MOS cu o rezisten echivalent Re. Conceptual, putem aproxima
Re chiar cu expresia:
2
/e s
DD p
R C k V V
(n practic se pot folosi alte valori, a.. rezultatele calcului simplificat s fie ctmai aproape de cele msurate efectiv).Aceast proprietate simplific analiza regimuluidinamic al schemelor cutranzistoare MOS. Pentru a putea ine cont uor de factorul de form, se poatescrie:
2
''
e e
DD p
L R R
Z Z k V V L
,
cu
2
''e
DD p
Rk V V
care depinde exclusiv de parametrii procesului i deV DD . Astfel, pentru aimpune o anumit Re, se calcu leaz uor raportul Z/L necesar.- concluzii:
- comportare simetric la cele dou tranziii; - influena puternic a tensiunii de alimentare.
- exemplu numeric:
-
7/23/2019 Module_inv_MOS.pdf
25/34
Elecronic Digitala
.9,38,21,1
;8,97,81,1;6
25;/16;5,1;10 2
nst t
nst t ns
pF C L Z
V Ak V V V V
pLH pHL
fLH fHL
sn
n p DD
(pentru un proces in care L=3 um aprox, cu C ox=0.6fF/um2).Idem, dac alimentm la VDD=5V i considerm Z/L=1,=21.4 ns. Pentru avedea evoluia cu tehnologia: -pentru un proces in care L=1 m, C ox=1.75 fF/um2, k=47 A/V2, V DD=2.4V,=4.63 ns
-pentru un proces in care L=0.1 um, C ox=16 fF/um2, k=432 A/V2, V DD=1.2V,=0.09 ns=90ps
-pentru un proces in care L=0.05 um, C ox=25 fF/um2, k=675 A/V2, V DD=1V,=0.026 ns=26ps
puterea disipat n regim tranzitoriu
- componenta determinat de regimul tranzitoriu al capacitilor de sarcin; * suma puterilor disipate la cele dou tranziii:
oo
o
T
T o DD Dp
T
oo Dn
odis dt vV idt viT
P
2
2 )(1
dt dv
C i o s Dn ;2
2
2
1 DD
o
s
T
o
V
ooo
o
so Dn
o
V T
C dvv
T
C dt vi
T
o
DD
;
o DD s DDo
s
dis f V C V
T
C P 22 ;
- dependena de frecven; - depend ena de ptratul tensiunii de alimentare.
- componenta determinat de fronturile neideale ale impulsurilor de comand se poate aproxima cu 0.2* C sV
2 DD f 0;
Puterea total disipat n regimul dinamic de inversor va fi deci 1.2* C sV 2 DD f 0;Aceast formul se pstreaz i pentru blocuri mai complexe. n consecin, putem determina puterea disipatn regimul dinamic de o schem cu N pori cafiind:
21.2dis smed DD o P NC V f ,
-
7/23/2019 Module_inv_MOS.pdf
26/34
Elecronic Digitala
unde C smed este capacitatea de sarcin medie pentru o poart. n consecin, pentru orice cip logic, puterea disipatn regimul dinamic este deforma K V 2 DD f 0.
Puterea disipat n regim staionar (de obicei aceasta se calculeaz pentru stareade sleep), este V DD I leak , unde I leak este curentul absorbit de la surs n respectivastare (dat de catalog).
- comparaie cu circuite TTL:
-
7/23/2019 Module_inv_MOS.pdf
27/34
Elecronic Digitala
Por i logice CMOS
Inversor three-state:
Dac OE=1 funcionare normal de inversor OE=0 star ea de mare impedan (poarta nu este afectatde valoarea luiVo, care poate fi modificat de alt bloc permite interconectarea la omagistral)
(este nevoie de un inversor suplimentar, pentru negarea lui OE)
Poarta NAND ( I-NU):
Tabela de adevr i schema corespunztoare:
A B Vo0 0 10 1 11 0 11 1 0
-
7/23/2019 Module_inv_MOS.pdf
28/34
Elecronic Digitala
Poarta NOR (SAU-NU):
Tabela de adevr (cu evidenierea strii tranzistoarelor) i schemacorespunztoare:
A B Vo T1 T2 T3 T40 0 1 on on - -0 1 0 on - - on
1 0 0 - ? on -1 1 0 - - on on
- se obs. c pentru a avea ieireaconectat la VDD trebuie ca T1 i T2 s primeasc pe poart comand (altfelcel puin unul din ele va fi blocat ilegtura la VDD nu se realizeaz) - n ce stare e T2 cand A=1 i B=0 ?
Poarta AND
Tabe la de adevr:
A B Vo0 0 00 1 01 0 01 1 1
ATENIE: tranzistoarele P-MOS se leag numai la VDD, N-MOS numaila GND pt a avea garania c vor conduce. Dou soluii:
- poart NAND i apoi inversor; - poart NOR, cu intrri A\, B\ (negate);
A doua solu ie: din tabel, sau pt. c:
-
7/23/2019 Module_inv_MOS.pdf
29/34
Elecronic Digitala
Prima soluie: arie mai mic (1 inversor). Preferat i pt. c permite uoradugarea de funcionare three-state:
Poarta XOR (SAU Exclusiv):
Tabela de adevr (cu evidenierearamurilorde circuit aflate n conducie) i schemacorespunztoare:
A B Vo R1 R2 R3 R40 0 0 - - - on0 1 1 on - - -1 0 1 - on - -1 1 0 - - on -
-
7/23/2019 Module_inv_MOS.pdf
30/34
Elecronic Digitala
Dimensionarea tranzistoarelor n porile logice
Pt. inversor: Z p=2Z n (pt simetria regimurilor de comut aie, dat fiind c k n =2-3k p)
Se poate nota Z (pt tranzistorul NMOS), 2Z (pt tranzistorul PMOS)
Dimensionarea unei ramuri de 2 tranzistoare n serie:- fie o ramur cu cele dou tranzistoare de tip n, identice
- regimurile de funcionare, a.i. iD1=iD2 i VDS1+V DS2=V o, cu V o variindntre 1 i 0 (pentru descrcarea lui Cs):
- dac pe cele dou pori se aplic VDD:VGS1=V DD, V GS2=V DD-VDS1 ;conform figurii, pct de funcionare n care se deschid tranzistoarele:
VGS1=VDD
VGS2=VDD-VDS1
VDS1 VDD
iDS1=iDS2
VDS
iDS
-
7/23/2019 Module_inv_MOS.pdf
31/34
Elecronic Digitala
- deci comutaia ncepe la un curent sensibil mai mic dect cel al ramuriicu un singur tranzistor (ca la inversor), comandat cu V GS1=V DD iconectat cu sursa la mas aprox. j umtate (i deci timpul de comutareva fi aprox. dublu) OBS - in figura, Vdd= 1V, Vp= 0.3 V
-
soluia: creterea factorului de form la ambele tranzistoare T1 i T2(de ce nu e suficient s cretem doar pentru T2 ?)- adic limea fiecruia din cele dou tranzistoare trebuie s fie dubl
fa de situaia cnd ramura are un singur tranzistor (ca la inversor) pta asigura a celai timp de comutaie: 2Z
Dimensionarea unei ramuri de n tranzistoare n serie:- dac sunt NMOS, limea lor este nZ - dac suntPMOS, limea lor este de n ori cea de la inversor, adic 2nZ
OBSERVA II 1) Dac am crete factorul de form doar pentru T2, curentul ar tinde s
creasc (spre curentul maxim), dar i Vds1 va crete, deci Vgs2 vascdea! Echilibrul se atinge la ids1=ids2=66% din curentul maxim(corespunztor schemei cu un singur tranzistor). Acest lucru se poateverifica rezolvnd ecuaia ids1=ids2, cu ids1 n regiune ohmic i ids2 nsaturaie, rezultnd Vds1 i apoi valoarea curentului. n figur estereprezentat raportul ntre curentul rezultat i cel maxim, cnd factorul deform al lui T1 e constant i cel al lui T2 ia valori ntre 1 i9.
2) Acelai lucru se poate verifica dac modelm fiecare tranzistor printr -orezisten echivalent (corespunztoare factorului lui de form). n acestcaz, pentru schema cu un tranzistor Rtot =R e1, pentru schema cu dou
Z2/L2
ids2/imax
-
7/23/2019 Module_inv_MOS.pdf
32/34
Elecronic Digitala
tranzistoare nseriate Rtot =R e1+R e2 i pentru a obine valoarea ce mai sus,trebuie scazute (la jumtate) ambele rezistene, nu doar Re2!
Dimensionarea unei pori logice:
-
considerm Z limea de referin (a tranzistorului N din inversor) - pentru fiecare ramur cu n tranzistoare NMOS se dimensioneaztranzistoarele la nZ
- pentru fiecare ramur cu n tranzistoare PMOS se dimensioneaztranzistoarele la 2nZ
Ex : poarta XOR
Evident, aceasta duce la structuri ineficiente pentru numr mare de intrri. Deaceea, pentru mai mult de 3- 4 intrri se prefer (n proiectarea respectivului
bloc) s se foloseasc circuite echivalente cu mai puine intrri (precum i altetehnici)De ex., o poart NOR cu 6 intrri se poate implementa cu dou scheme NOR de3 intrri i o poart AND cu 2 intrri
Circuite combinaionale mai complexe ex unui circuit de adunare/ scdere pen bii
- se adun bit cu bit An+Bn- trebuie inut cont de transportul de la bitul precedent - trebuie generat eventualul transport pentru bitul urmtor
-
7/23/2019 Module_inv_MOS.pdf
33/34
Elecronic Digitala
- scderea a dou numere = adunarea numrului A cu complementul nraport cu 2 al numrului B
Tabela de adevr pentru suma a doi bii An + Bn:
An Bn Cn-1 Sn Cn0 0 0 0 00 1 0 1 01 0 0 1 01 1 0 0 10 0 1 1 00 1 1 0 11 0 1 0 11 1 1 1 1
Schema pentru sumatorul pe 1 bit:
Prin conectare, se obine sumatorul pen bii
Se observ c S0 este prima ieire care ajunge la valoarea corect (dup 2t pXOR ),iar Sn- 1 ultima, deoarece trebuie ateptat ca C0, C1Cn-2 s ajung la valorile
-
7/23/2019 Module_inv_MOS.pdf
34/34
Elecronic Digitala
corecte (aproximativ 3(n-1)t p, dac timpii de propagare prin porile XOR i NAND sunt egali).
Impulsuri eronate pe ie irile porilor
Fie o poa rt NOR, la care intrrile A i B variaz astfel:
Dac semnalele nu variaz perfect sincronizat, iA este ntrziat fa deB, este posibil ca la un moment dat A=0, B=0 i ieirea s nceap s comute spre 1 (i
chiar s ajung la nivelul 1 logic).
A B T1 T2 T3 T4 Vo0 1 1 X X 1 00 0 1 1 X X 1 1 0 X 1 1 X 0
Efecte negative:- consum de putere- posibil propagare a semnalului eronat
Evitarea:- comutarea unei intrri se face cnd cealalt este stabil (adic, dac A
comut, B stabil pt tp)- A i B comut sincronizat (v. Circuite secveniale)
A
B
A
B
Vo Vo