Curs_2 circuite programabile

8/7/2019 Curs_2 circuite programabile

1/13

Capitolul 2

2 INTRODUCERE N DOMENIUL CIRCUITELOR LOGICE

PROGRAMABILE

2.1 Generaliti

Termenul de circuit logic programabil sau PLD (Programmable Logic Devices)este un termen general care se refer la orice tip de circuit integrat care poate ficonfigurat de ctre utilizator pentru implementarea unui proiect. Dispozitivele logice

programabile au un rol important n proiectarea digital, ele punnd la dispoziiaproiectantului o structur foarte flexibil deschis unui larg domeniu de aplicaii. Unuldintre cele mai folosite circuite logice programabile a fost memoria de tip ROMprogramabil o singur dat (PROM). n figura 2.2. a este prezentat diagrama bloca unei arhitecturi de tip PROM. Plecnd de la aceast arhitectur s-au dezvoltat ariilelogice programabile de tip PLA (Programmable Logic Array) dedicate implementriifunciilor logice. Combinarea structurii PLA-urilor cu tehnologia PROM a avut carezultat dezvoltarea dispozitivelor logice programabile de tip FPLA (FieldProgrammable Logic Array), care au aprut pe pia la mijlocul anilor 70. FPLA-urileau un numr fix de intrri, de ieiri i un numr fix de termeni de tipul produs.

Avantajul oferit de circuitele din aceast familie este c att aria logic de pori I cti cea de pori SAU sunt programabile (vezi figura 2.2.b). Totui acest tip de circuitelogice programabile au avut un succes limitat deoarece aveau vitez sczut delucru i erau dificil de programat. Modul de programare consta n alctuirea uneihrii de conexiuni care nu prezenta nici o asemnare cu modurile de reprezentareschematic sau prin ecuaii de tip Boolean folosite n proiectarea cu circuite logice.

Logica programat a devenit mai popular la mijlocul anilor 1970 odat cuapariia ariilor logice programabile de tip PAL-uri (Programmable Array Logic). Acesttip de arhitectur combin o arie programabil de pori I cu o arie de pori SAU fix(spre deosebire de circuitele PLA la care att aria de pori I ct i cea de pori SAU

sunt programabile). Acest tip de arie a fost mbuntit n mod continuu de diveriproductori.

2.2 Dispozitive logice programabile simple

Dei n ultimi ani arhitecturile dispozitivelor logice programabile (PLD =Programmable Logic Devices) au fost mbuntite, circuitele simple de tip PAL sauPLA aflate n capsule cu 24 pini (ex. 16V8/20V8, 22V10) au devenit un standardindustrial. n general circuitele PLD cu densitate redus

de por

i logice (PLA

i PAL),

sunt prezente pe pia n capsule de 20 sau 44 de pini i au o densitate cuprins


2/13

Capitolul 2

14

ntre 100 i 999 pori logice. Aceste circuite sunt cunoscute pe pia ca i dispozitivelogice programabile simple sau SPLD-uri (Simple PLD). Structura de tip arie logicSI-SAU recomand folosirea circuitele SPLD pentru implementarea ecuaiilor logicesub forma sumelor de produse. Unele dintre mbuntirile recente ale circuitelorSPLD sunt: porturi de intrare/ieire programabile, porturi de intrare/ieirebidirecionale, registre de configurare mai flexibile i o schem de clock mai flexibil.

Circuitele PLD sunt folosite pentru a nlocui circuitele de tip SSI (Small ScaleIntegrated) i MSI (Medium Scale Integrated), un singur circuit PLD poate fiechivalentul a zeci de circuite SSI. Alte avantaje oferite de circuitele PLD sunt:consumul redus de putere, performane mai bune datorit lungimi mult reduse ainterconexiunilor i o fiabilitate mai ridicat. Circuitele PLD le regsim att ntehnologie bipolar ct i n tehnologie CMOS. Cu toate ca au o arhitectur simplio densitate mult mai mic dect CPLD-urile (Complex Programmable Logic Devices)circuitele PLD ofer nc suficiente performane pentru a rezista pe pia, astfelpentru o tehnologie CMOS de 0.5 m pentru o frecven de 200MHz ntrzierile suntde numai 3.5ns. Circuitele SPLD sunt mai uor de utilizat, de proiectat i programat.Produsele care beneficiaz de avantajele oferite de circuitele SPLD suntcomponentele de reea care cer performane ridicate per ansamblu: hub-uri de reeabridge-uri, routere. Alte produse vizate de SPLD-uri sunt: sunt cele din zonatelefoniei mobile, video game-urilori a hand-held web browserelor.

Productorii cu o prezen puternic pe piaa SPLD-urilor sunt: Vantis careeste o firm subsidiar a recunoscutei firme AMD (Advanced Micro Devices), PhilipsSemiconductors care ofer familia de PLD-uri cu consum redus de putereCoolRunner disponibil pentru aplicaii 3,3/5V i firma Lattice Semiconductor care aintrodus circuitele GAL20LV8D

i GAL20LV10D de mare vitez

i pentru aplica

ii la

3,3V.

Figura 2.2.a Arhitectur PROM


3/13

Introducere n domeniul circuitelor logice programabile

15

Figura 2.2.b Arhitectur FPLA

2.3 Dispozitive logice programabile de capacitate mare

Pentru a depii limitrile datorate arhitecturi simple a circuitelor SPLD s-adezvoltat o nou ramur de circuite logice programabile de mare capacitate, numiteCPLD-uri (ComplexProgrammable Logic Devices) si FPGA (Field ProgrammableGate Arrays) care au o arhitectur mai complexi mai flexibil permind astfel o

alocare mai eficient a macrocelulelor. n aceast lucrare prin folosirea termenuluiPLD se va face referire att la circuitele SPLD ct i la circuitele CPLD i FPGA.ncepnd cu anul 1985 firma Xilinx Corporation a dezvoltat un nou tip de arhitecturcu denumirea generic LCA (Logic Cell Array), care va servi ca i prototip pentruurmtoarele generaii de arhitecturi FPGA. Noul tip de arhitectur const dintr-o ariede celule logice independente nconjurat de celule de intrare/ieire, aria cuprinde deasemenea i resurse de interconectare a celulelor.

n primele tipuri de circuite LCA fiecare celul logic era alctuit dintr-o logiccombinaionali un bistabil. Fiecare celul de intrare/ieire poate fi programat ca iintrare combinaional sau secvenial, ca i ieire sau ca i port bidirecional. n

cazul circuitelor CPLD i FPGA elementele logice mai sunt numite i macrocelule,blocuri configurabile sau CLB-uri (Configurable Logic Blocks). Aa cum s-a mai


4/13

Capitolul 2

16

amintit i ntr-un paragraf anterior termenii folosii pentru a descrie circuitele logiceprogramabile de mare capacitate sun CPLD i FPGA. Distincia ntre cei doi termenidevine din ce n ce mai neclar cu toate c exist cteva caracteristici care despartcircuitele definite de acetia. Circuitele din familia CPLD au resurse de interconectarefixe realizate prin intermediul unei matrici de conexiuni. Circuitele CPLD pot fiasimilate ca i o arie de circuite PLD simple cum ar fi circuitul 22V10. Complexitateacircuitelor CPLD este dat de numrul sporit de pini i de numrul relativ mare demacrocelule.

Figura 2.2 Evoluia circuitelor SPLD i CPLD

Caracteristica principal a circuitelor PLD, definit de productori este timpulde ntrziere la propagarea unui semnal (Tpd ) de la o intrare a unui circuit aflat pepastila de siliciu, la ieirea acestuia. Valoarea lui Tpdn cazul unui circuit CPLD cu 44pini i 32 de macrocelule la o frecven de 180 MHz este de 5 ns, n timp ce pentruun CPLD cu 100 de pini i 128 de macrocelule timpul de ntrziere la propagare estede 7,5 ns. n figura 2.2 este prezentat o diagram care compar performanelecircuitelor SPLD i CPLD n funcie de valoarea lui Tpd [1] .

Pn de curnd segmentul de pia ocupat de circuitele CPLD era unuldistinct fa de cel ocupat de circuitele FPGA. Preul ridicat al circuitelor CPLD,

posibilitatea de a prevedea specificaiile de timp, precum i performane mai bune dect a circuitelor FPGA, le recomand n cazul proiectelor de dimensiuni reduse, darcu frecven de lucru ridicat. n comparaie, circuitele FPGA beneficiind de un premai sczut i de o densitate mai mare de macrocelule erau optime pentru proiecte dedimensiuni medii i frecven de lucru nu foarte ridicat. Totui, n ultima perioad,datorit cderi preurilor la circuitele CPLD, a creterii capacitii acestor, precum idatorit apariiei unei noi caracteristici cum este posibilitatea de programare n sistem(ISP), a fcut ca cererea CPLD-urilor pe pia s fie n continu cretere. Iat de cedomeniile de aplicaii ale circuitelor CPLD i FPGA se ntreptrund.

Caracteristica ISP (In-System Programmability) este prezent la multe familii

de circuite CPLD i ofer posibilitatea ca circuitele CPLD s fie reprogramate chiaridup montare pe placa de lucru (vezi figura 2.3.a,b). Standardul de programare n


5/13


17

sistem folosit n cazul circuitelor XILINX din seria XC9500 este IEEE1149.2. ncadrul acestui standard reprogramarea n sistem are loc prin plasarea dispozitivelorCPLD n lan pentru ca datele s poat fi transmise tuturor dispozitivelor din lanconform unui algoritm. Prin programarea circuitelor cu ajutorul algoritmului de testare,circuitul se poate reconfigura n sistem cu o securitate ridicat, protejndu-l astfel mpotriva decriptrii neautorizate. Acest standard face apel la busul JTAG (JointTasck Action Group) i implic urmtoarele linii:TMS Test Mode Select = selectare mod test;TDI Test Data Input = semnal intrare test;TDO Test Data Output = semnal ieire test;TCK Test Clock = semnal de clock test.

Figura 2.3 Programarea n sistem a circuitelor CPLD

Att circuitele CPLD ct i cele FPGA pot fi programate prin intermediul uneimemorii flash SRAM, dar numai circuitele CPLD pot fi programate ca EPROM sauEEPRO. Aceasta presupune c circuitele CPLD sunt prevzute cu elemente destocare nevolatile, care permit aplicaiilor implementate n CPLD s ruleze imediat cesunt puse sub tensiune. n contrast cu circuitele CPLD, FPGA-urile care au ca celulede baz memorii de tip SRAM au nevoie de un dispozitiv extern, cum ar fi unEEPROM din care s-i ncarce programul de configurare.

De-a lungul evoluiei circuitelor PLD de capacitate mare s-au distins dou

arhitecturi: segmented-block-based [SBB] i channel-arry-based [CAB], pe totparcursul acestei lucrri se vor folosii abrevierile SBB i CAB pentru a le definii.Diferenele majore dintre cele dou tehnologii sunt legate de arhitecturamacrocelulelori de structura reelei de conexiuni dintre macrocelule. Fiecare dintrecele dou arhitecturi prezint avantaje i dezavantaje.

Un circuit PLD cu arhitectur de tipul SBB (vezi figura 2.4a) este alctuit nprincipal din cteva blocuri mari care conin pori logice de tipul I/SAU i o arie deelemente logice conectate la celulele I/O (input/output = intrare/ieire) prinintermediul unei matrici de interconexiuni programabil. De aceast arhitecturbeneficiaz circuitele CPLD implementate ca i EPROM-uri sau EEPROM-uri n

tehnologie CMOS.


6/13

Capitolul 2

18

Figura 2.4 Diagram bloc, prezint arhitectura segmentat (a) i ne-segmentat (b) specific

circuitelor CPLD

O arhitectur CAB (vezi figura 2.4.b) const dintr-o arie de blocuri logiceprogramabile de dimensiuni relativ reduse nconjurat la periferie de blocuri I/O.Blocurile logice programabile sunt conectate ntre ele prin structuri de interconectaredistribuite. Circuitele FPGA fabricate de firma XILINX beneficiaz de arhitectura mai

sus menionat. Avantajele majore ale arhitecturii CAB constau n faptul c: este oarhitectur bazat pe elemente de tip registru, conine multe blocuri I/O, blocurilelogice sunt complet decuplate de blocurile I/O i exist posibilitatea reprogramriconexiunilor dintre acestea.

n comparaie circuitele CPLD bazate pe tehnologia SBB sunt mai rapide imai predictibile n ceea ce privete determinarea ntrzierilor datorit structuriicontinue de interconectare. Datorit caracteristicilor enumerate mai sus acest tip decircuite este recomandat n cazul implementrii aplicaiilor de control descrise cuFSM-uri (Finite State Machine).

Vom continua dezbaterea asupra avantajelor oferite de circuitele CPLD n

comparaie cu circuitele FPGA, lund n discuie gradul de flexibilitate al fiecruiadintre ele n cadrul aceluiai mediu de proiectare. Datorit faptului c structuraCPLD-urilor se bazeaz pe arhitectura PAL apare posibilitatea de a prevedea ntrzierile din circuit, fiind astfel mai puin afectate de modalitatea de conectare amacrocelulelor dect circuitele FPGA. n cazul acestora din urm este destul degreu s se prevad ntrzierile din circuit datorit faptului c structura deinterconectare este mai flexibil oferind mai multe posibiliti de conectare pentruaceeai situaie, stabilirea traseelor dintre diferite blocuri logice fiind foartedependent de mediul de proiectare folosit.

Pe msur ce s-a mbuntit arhitectura i capacitatea circuitelor CPLD i

FPGA, aceastea au devenit o alternativ din ce n ce mai evident la ariile de porilogice. Ultimele tehnologii de fabricare a circuitelor CPLD i FPGA se ncadreaz n


7/13


19

domeniul a 0,5-0,25m. n figura 2.5 este prezentat o diagram care ilustreazevoluia circuitelor PLD de mare capacitate n ceea ce privete tehnologia derealizare i densitatea de pori logice/chip.

Din eforturile de a mbuntii i a extinde arhitectura circuitelor FPGA arezultat o nou clas de circuite numite sistem de matrici de pori logice programabileSPGA (System Programmable Gate Array). Aceste circuite noi combin arhitecturade baz a circuitelor FPGA cu ce a circuitelor ASIC (Application Specific IntegratedCircuit), rezultnd astfel o capacitate mult sporit.

Figura 2.5 Evoluia circuitelor PLD de mare capacitate n ceea ce privete tehnologia de realizare i

densitatea de pori logice/chip.

2.4 Tipuri de capsule i modaliti de alegere

Datorit creteri densitii i performanelor circuitelor PLD, este o adevratprovocare pentru productori s furnizeze capsule cu caracteristici optime din punctde vedere termic, electric i mecanic. n plus capsulele destinate circuitelor PLDtrebuie s aib dimensiuni minime i s se preteze la procesul de montare automatpe plci.

Ultimele inovaii n industria circuitelor PLD au avut ca rezultat dezvoltareacapsulelor de tip PQFP (Plastic Quad Flat Packs = capsul de plastic plat), TQFP(Thin Plastic Quad Flat Pack = capsul de plastic plat subire) i a capsulelor de tipBGA (Ball Grid Array). Aceste tipuri de capsule de diferite grosimi folosesc diversemetode de rcire.

n funcie de tipurile de capsule disponibile exist dou modaliti de montarea circuitelor PLD: montare prin guri i montare pe suprafa. Capsulele cele maifolosite pentru primul tip de montare sunt: capsulele de tip DIP (Dual In-linePackages = capsule cu dou rnduri de pini) i capsulele de tip PGA (Pin Grid Array= matrice de pini), vezi figura 2.6. Capsulele folosite n cazul montrii pe suprafa

sunt de tipul LCC (Leadless Chip Carriers = capsul fr pini, contacte direct pecapsul ) i de tipul QFP (Quad Flat Packs = capsul plat de form ptratic), vezi


8/13

Capitolul 2

20

figura 2.6. Tehnologia de montare prin guri necesit inserarea capsulei pe placilipirea acesteia prin metalizare. Capsulele ceramice folosite pentru acest tip detehnologie ocup mai mult spaiu pe plac dect capsulele folosite n tehnologia demontare pe suprafa. Avantajul acestui tip de capsule const n faptul c sunt maisolide din punct de vedere mecanic, deci sunt recomandate n aplica iile militare ispaiale.

DIP PGA QFP BGA

Figura 2.6 Tipuri de capsule

Tehnologia de montare pe suprafa (SMT) permite montarea dispozitivelorelectronice pe ambele pri ale circuitului imprimat, aceast tehnologie a devenitfoarte popular n cadrul aplicaiilor ce vizeaz sectorul comercial i industrial. Pelng faptul c ofer o densitate sporit de dispozitive electronice pe placa,tehnologia SMT este mult mai potrivit n procesul de automatizare. Circuitele SMD(Surface Mounted Devices) i ajut pe proiectani s micoreze dimensiunile plcii decircuit imprimat i s minimizeze valorile capacitilori inductivitilor parazite. Undezavantaj al utilizrii circuitelor QFP este acela c pini corespunztori acestui tip decapsul sunt foarte fragili, ei fiind foarte uor de deteriorat pe durata procesului detestare/montare.

Figura 2.7. Tipuri de capsule disponibile pentru circuitele PLD n funcie de numrul de pori logice


9/13


21

Alegerea circuitului PLD avnd capsula corespunztoare depinde de aplicaie

i de mediul de proiectare folosit. Capsula aleas trebuie s aib rezisten termicsczut i de asemenea capaciti i inductiviti parazite minime. Caracteristiciletermice ale capsulelor sunt foarte importante avnd o influen major asupraperformanelori fiabilitii dispozitivelor.

Cu ct crete mai mult densitatea de pori logice i cu ct crete putereadisipat, cu att trebuie ca rezistena termic (JA) s fie mai sczut. Pentru adiminua rata defectelor mecanice provocate de manipulare (montare/testare)majoritatea circuitelor PLD sunt prevzute cu opiunea de scanare periferic pentrutestare prin intermediul busului JTAG (standard IEEE 1149.1) i de asemenea existi posibilitatea de reprogramare n sistem.

n figura 2.7 sunt prezentate cteva tipuri de capsule disponibile pentrucircuitele PLD, tipul de capsul pentru un anumit circuit depinde att de numrul depori logice ct i de numrul de pini.

2.5 Modaliti de proiectare cu circuite PLD

Metoda de baz n proiectarea cu circuite logice programabile cuprinde treifaze:- descrierea proiectului;- implementarea proiectului;- verificarea proiectului.

n general programele soft folosite pentru descrierea i simularea proiectelorsunt de uz general i nu sunt dependente de tehnologie spre deosebire deprogramele folosite pentru sintez. Iniial descrierea proiectelor se fcea prinintermediul simbolurilor schematice, dar aceast modalitate se preteaz numai ncazul proiectelor cu un numr relativ redus de pori logice. Pentru proiectele maicomplexe descrierile la nivel de poart logic pot devenii foarte complicate, astfel cs-au dezvoltat limbajele de descriere hardware (HDL = Hardware DescriptionLanguage). Prin intermediul limbajelor HDL se face o descriere comportamental aproiectului, din aceast situaie deriv urmtoarele avantaje:- Alegerea tehnologiei (circuitul FPGA sau CPLD) n care se va face

implementarea proiectului poate fi amnat ctre o faz de proiectare mai trzie,moment n care cerinele sunt mai bine conturate.

- Este facilitat trecerea de la o tehnologie la alta (ex. din FPGA n pori logice),costurile fiind minime.

- Pri dintr-un proiect realizat pot fi reintegrate foarte rapid n proiecte viitoare,indiferent de tehnologie.

Limbajele HDL se ncadreaz n dou categorii:- Limbaje HDL folosite pentru descrierea circuitelor programabile logice simple,

dezvoltate n anii 1970. Dintre acestea reamintim: asamblorul PAL (PALASM),

limbajul de descriere avansat a expresiilor booleene (ABEL) i compilatoruluniversal pentru dispozitive logice programabile (CUPL).


10/13

Capitolul 2

22

- Limbaje HDL folosite pentru descrierea circuitelor programabile logice complexeavnd un nivel mai mare de abstractizare, dezvoltate la sfritul anilor 1980. Celemai cunoscute sunt VHDL-ul (Very High Speed Integrated Circuits (VHSIC) HDL)i Verilog HDL-ul.

Sinteza logic este procesul de conversie optimizat a unui proiect de la nivelde descriere structural / comportamental abstract la nivel de poart logic. Cutoate c, teoretic descrierea VHDL este transparent (independent) din punct devedere al tehnologiei, rolul programelor de sintez este foarte important nmetodologia de proiectare. Astfel c pentru diferite arhitecturi FPGA se impun stiluridiferite de codare VHDL a unui proiect.

Majoritatea proiectelor dezvoltate pentru tehnologia FPGA sunt compatibile cutehnicile de proiectare ierarhice (top-down). Astfel c se va face o descriere ablocurilor de baz la nivelul cel mai superior (top level), dup care se intr n fiecarebloc i se face descrierea funcional a acestuia sau se ncepe o alt descriereierarhic. Acest tip de proiectare ierarhic are cteva avantaje, cum ar fi: posibilitateade depistare rapid a erorilor, partiionarea proiectelor complexe, stocarea anumitorfuncii mai frecvent folosite n biblioteci.

Figura 2.8 Metodologia de proiectare

Cele mai importante firme productoare de soft de proiectare Cadence DesignSystem, Mentor Graphics i Viewlogic ofer programe de proiectare automatuniversale independente de metoda de proiectare, programe care conin bibliotecipentru o gam larg de circuite PLD. Exist de asemenea programe de proiectare

mai puin performante dect cele produse de ctre firmele enumerate mai sus, dar

SIMULARE

FUNC IONAL

NETLIST N FORMAT EDIF

DESCRIERE HDL

SIMULARE

OPTIMIZARE/PLASARE IINTERCONECTARE

CIRCUIT FPGA/CPLD

BIBLIOTECI

TEHNOLOGICE

FPGA/CPLD

CONSTRNGERISIMULARE

DE TIMPCOMPILARE ISNTEZ


11/13


23

care pot veni n ntmpinarea cereri utilizatorilor mai puini pretenioi i cu resursefinanciare mai reduse.

n figura 2.8 este prezentat metodologia de proiectare specific mediilor EDA(Electronic Design Automation = proiectare electronic automatizat). Pentruproiecte care depesc 10.000 de pori logice este recomandat ca descrierea debaz a proiectului s fie n VHDL sau n Verilog, la acestea se pot aduga imetodele clasice (schematic i main de stri). Productorii de circuite PLDfurnizeaz biblioteci care conin descrieri sub forma de netlisturi ale circuitelor pecare le produc. Aceste biblioteci permit firmelor productoare de soft de proiectares-i orienteze programele ctre o anumit familie de circuite PLD i ctre un anumittip de arhitectur a macrocelulelor. n general productorii de programe EDAintegreaz partea de descriere, simulare, sintezi analiz de timp a proiectelor. ncompletare productorii de circuite PLD integreaz programe de plasare amacrocelulelori de interconectare a acestora, specifice fiecrui tip de arhitectur nparte.

Majoritatea proiectanilor care folosesc circuite FPGA au adoptat metoda deproiectare ierarhic, mprumutat de la proiectanii de circuite ASIC, datorit creteriicomplexitii circuitelor PLD. Diferena care apare ntre proiectarea FPGA i ceaASIC este n procesul de verificare. Proiectantul de circuite ASIC folosete modalitide simulare extinse pentru a se asigura de succesul plasrii circuitului pe siliciu, ntimp ce proiectantul de circuite FPGA poate face verificarea final n circuit cu unimpact minim asupra duratei procesului de proiectare.

Avantajele oferite de programele care folosesc sinteza logic devin evidentepentru proiecte care complexe (ex. 10.000-100.000 pori logice). Totui pentruanumite proiecte aceste programe de sintez

logic

pot s

produc

circuite care sunt

mai mari i mai lente dect dac ar fi fost descrise direct cu pori logice. Eficienaacestor programe este foarte dependent de experiena proiectantului care lefolosete.

Dup optimizarea proiectului la nivele superior acesta va fi convertit dindescrierea de tip Boolean ntr-un netlist (list de conexiuni) bazat pe module FPGA.Logica boolean va fi astfel structurat nct s respecte constrngerile de timp.Elementele secveniale vor fi implementate n bistabili. Odat verificatcorectitudinea proiectului acesta va fi transferat programului de implementare fizic.Aceste programe de plasare i interconectare a macrocelulelor folosesc informaiile

rezultate n urma sintezei vizavi de constrngerile de timp pentru a calcula traseelecu ntrzierile cele mai mari i ale optimiza. Odat plasate i interconectate (placed &routed) componentele se extrag informaii cu privire la ntrzierile post-plasare saupost-layout. Aceste informaii mpreun cu fiierul netlist rezultat n urmaimplementrii se folosesc pentru simulare de timp complet. n urma acestei simulrise obin informaii cu privire la frecvena de lucru maxim a proiectului.


12/13

Capitolul 2

24

2.6 Criteriile de alegere a circuitelor PLD

n alegerea unui circuit PLD pentru o aplicaie dat se ine cont de densitateai performanele acestuia. Cu ct este mai redus capacitatea unui circuit PLD, cuatt performanele acestuia vor fi mai ridicate. Totui folosirea circuitelor decapacitate redus nu este o soluie n cazul proiectelor mai complexe existndposibilitatea ca acesta s nu poat fi implementat ntr-un singur circuit. n cazulcircuitelor PLD 22V10 frecvena maxim de lucru este de 175 MHz, iar n cazulcircuitelor CPLD aceasta poate fi de aproximativ 150 MHz. n multe cazuri aceastinformaie furnizat de productorii de circuite PLD este valabil numai pentru celemai simple pri ale proiectului per ansamblu frecvena de lucru fiind mai mic. Dupcum se poate observa este dificil de fcut o estimare a performanelor proiectului pebaza specificaiilor date de productori.

Performanele circuitelor CPLD sunt i mai greu de prevzut n comparaie cucircuitele PLD simple. Unele circuite CPLD avnd specificaii de timp n funcie denumrul de produse ale funciilor implementate i n funcie de fanout. n cele dinurm programul de compilare va fi cel care va decide viteza maxim de lucru aproiectului. Dup cum am amintit i ntr-un paragraf anterior n cazul circuitelor FPAGeste i mai greu de estimat ntrzierea maxim de propagare i frecvena maxim delucru, aceasta datorit resurselor de interconectare foarte flexibile de care dispunacest tip de circuite. n general frecvena de lucru a unui proiect implementat ntr-uncircuit FPGA este mai mic dect dac implementarea se face ntr-un circuit CPLD.Atuul principal al circuitelor FPGA rmne capacitatea de implementare.

Selectarea unui circuit PLD pentru un proiect dat se face n funcie de

densitatea circuitului, inndu-se cont de numrul de pori folosite raportat la numrultotal de pori disponibile. Modalitatea de specificare a numrului de pori logicepentru circuitele FPGA i CPLD este diferit de la un productor la altul, prin urmarecapacitatea circuitelor PLD poate fi comparat numai n cazul n care provin de laacelai productor.

Un alt factor important n alegerea unui circuit PLD este consumul de putere,circuitele logice programabile bazate pe tehnologie EEPROM consum mai multdect circuitele bazate pe tehnologie SRAM.

Cele mai frecvente aplicaii orientate ctre circuite de tip PLD sunt cele care

conin automate de strii. Pentru acest tip de aplicaii circuitele CPLD sunt preferatecircuitelor FPGA datorit faptului c n arhitectura lor sunt prezeni bistabili de tip T,acesta avnd ca rezultat reducerea logici de implementare i o mai bun compactarea proiectului. Implementarea optim a automatelor de stare n circuitele FPGAdepinde de tehnica de codificare a strilor pentru a reduce logica combinaionaldintre stri. Tehnica one-hot care folosete cte un registru per stare esterecomandat n cazul circuitelor FPGA. n general arhitectura FPGA este mult mairecomandat n cazul aplicaiilor care descriu operaii aritmetice care implic registrelogice.

n concluzie cele mai importante criterii luate n considerare la alegerea unui

circuit PLD sunt:- costul circuitului FPGA sau CPLD;


13/13


25

- timpul necesar pentru ca produsul s ajung pe pia;- numrul de regitri (bistabile) disponibili;- numrul de porturi de intrare/ieire;- accesul la bibliotecile cu macrocelule ale productorului;- costul i calitatea programelor de proiectare disponibile;- consumul de putere;- tipurile de capsule disponibile;- alte caracteristici suplimentare disponibile.

Curs_2 circuite programabile

Documents

Transcript of Curs_2 circuite programabile