0

MIRCEA A. CIUGUDEAN

PROIECTAREA CIRCUITELOR INTEGRATE CMOS

CURS PENTRU STUDEN I

2010

1 PREFA Disciplina Proiectarea circuitelor integrate CMOS a aprut ca o completare fireasc a celor de Circuite integrate analogice, Circuite integrate digitale i Microelectronic parcurse de ctre o mare parte a studen ilor ce urmeaz un master de electronic. Introducerea disciplinei prezentate n acest curs reprezint o op iune de actualitate, ce trebuie avut n vedere la toate ciclurile de master din domeniul electronicii. Cunoaterea, concep ia i proiectarea circuitelor cu tranzistoare MOS este tot mai important, innd cont de extinderea deosebit a circuitelor pentru aplica ii specifice (ASIC), care, n cele mai multe cazuri sunt mixte, (analogice i digitale) i se realizeaz n tehnologie CMOS, impus de partea digital. Intre aplica iile specifice se numr i circuitele de prelucrare avansat a semnalelor. Tehnologii recente impun cunoaterea i a tranzistoarelor bipolare. Este vorba de tehnologia Bi - CMOS, folosit la realizarea circuitelor integrate de frecven e mari, i de tehnologia SOI (silicium on insulator) unde aria tranzistoarelor bipolare se apropie de cea a tranzistoarelor CMOS. In ultimul caz, este posibil realizarea pr ilor analogice cu bipolare, care pot asigura func ii de circuit mai precise, ntr-o gam de curent mai mare. In plus, realizndu-se baza din aliaj Si-Ge pe vertical, frecven a maxim de lucru a tranzistoarelor bipolare o egaleaz i chiar depete pe aceea a tranzistoarelor CMOS submicronice. In pregtirea acestui curs am beneficiat de predarea timp de peste 10 ani a unui curs de Circuite integrate analogice apoi a unui curs de Circuite integrate analogice/digitale i n final a unui curs de Microelectronic, dar n special de experien a de patru ani dobndit n cadrul func iei de consultant la o firm de proiectare a circuitelor integrate CMOS, aprut la Timioara n anul 2000 (filial a unei firme americane). Autorul

2 CON INUT Introducere------------------------------------------------------------------- 3 PARTEA I. CIRCUITE INTEGRATE ANALOGICE ----------- 6 CAPITOLUL 1. SURSE DE CURENT --------------------------------- 6 1.1. Surse de curent obinuite ------------------------------------ 6 1.2. Surse de curent de referin --------------------------------- 9 CAPITOLUL 2. SURSE DE TENSIUNE ------------------------------ 23 2.1. Surse de referin de tip band-gap ------------------------- 26 2.2. Surs de referin de tip Vt ------------------------------- 33 CAPITOLUL 3. ETAJE DIFEREN IALE ---------------------------- 36 3.1. Etajul cu sarcin rezistiv ----------------------------------- 36 3.2. Etaje cu sarcin activ --------------------------------------- 40 CAPITOLUL 4. AMPLIFICATOARE OPERA IONALE ---------- 50 4.1. Performan e impuse AO cu CMOS ------------------------ 50 4.2. Structura cu dou etaje--------------------------------------- 51 4.3. Scheme mbunt ite de AO--------------------------------- 58 4.4. Scheme speciale de AO-------------------------------------- 64 4.5. Buffere de ieire ---------------------------------------------- 67 CAPITOLUL 5. COMPARATOARE ---------------------------------- 72 5.1. Comparatoare simple (fr reac ie)------------------------- 72 5.2. Tehnici de autozero------------------------------------------- 77 5.3. Comparatoare cu histerezis (cu reac ie)-------------------- 80 5.4. Comparatoare sincronizate ---------------------------------- 83 CAPITOLUL 6. FILTRE CU CAPACIT I COMUTATE --------- 91 PARTEA II. CIRCUITE INTEGRATE DIGITALE -------------- 101 CAPITOLUL 7. CONVERTOARE DIGITAL/ANALOGICE 101 CU MOD DE LUCRU N CURENT 7.1 Arhitecturi de DAC cu control n curent ----------------- 102 7.2. Considera ii practice de proiectare ----------------------- 110 Anex la Capitolul 7 --------------------------------------------- 124 CAPITOLUL 8. CIRCUITE LOGICE I DIGITALE -------------- 125 8.1 Invertorul CMOS --------------------------------------------- 125 8.2 Circuite CMOS logice i digitale statice ------------------ 129 8.3 Circuite CMOS logice i digitale dinamice --------------- 137 Bibliografie ----------------------------------------------------------------- 141

3 NTRODUCERE n prezent se extind tot mai mult circuitele integrate VLSI mixte ( very large scale intergration, ce prelucreaz semnale analogice i digitale). Ele sunt de obicei ASIC-uri (application specific integrated circuits). La acestea, sec iunea analogic este realizat cu aceeai tehnologie ca i cea digital, pentru ca pre ul s nu devin exagerat. Deci tehnologia circuitelor integrate mixte este cea destinat circuitelor logice si digitale, adic tehnologia CMOS. Mai sunt i alte motive pentru realizarea circuitelor integrate cu tranzistoare CMOS i anume: - reducerea consumului de curent i deci, a puterii disipate pe capsul; - odat cu reducerea dimensiunilor se reduce i tensiunea de alimentare deci puterea disipat pe chip (circuite low-power); - cu unele tehnici se pot realiza circuite de frecven e mari; - se poate realiza precizie cu ajutorul geometriei componentelor, fr rezisten e i capacit i de precizie; Ca dezavantaj principal al circuitelor integrate cu tranzistoare CMOS se consider pericolul distrugerii unor tranzistoare de intrare sau ieire prin descrcarea sarcinii electrostatice ce apare pe conexiunile externe de la pini. Se consider cunoscute avantajele, dezavantajele si aplica iile CIA (circuite integrate analogice) cu tranzistoare bipolare. Pentru CIA cu tranzistoare CMOS, comparativ cu cele cu bipolare, situa ia este: avantaje (n plus fa de motivele citate mai sus): - tehnologie mai simpl i izolare mai simpl ntre tranzistoare, - realizarea mai simpl a layout-ului, - rezisten a de intrare foarte mare, - realizarea comutatoarelor mai apropiate de ideale, - realizarea oglinzilor de curent mai apropiate de ideale, - nu poate interveni ambalarea termic (curentul de dren are coeficient de temperatur negativ). i dezavantaje: - amplificare mai mic de tensiune,

4 - curent de ieire maxim mai mic, - capacit i parazite mai mari, - mperechere de tranzistoare mai pu in reuit, - domeniul de tensiune limitat superior, - expresie complicat i nu ntotdeauna apropiat de cea ideal a curentului de dren (calcule analitice mai complicate). Exist dou familii de CIA cu MOS : - circuitele pe principii clasice (sau conven ionale), care se aseamn mult cu CIA cu bipolare att de cunoscute (cu exponentul principal amplificatorul opera ional); - circuite cu principii neconven ionale (care, n general, nu au echivalent in tehnologia bipolar); In cazul circuitelor pe principii clasice cu CMOS, apar o serie de probleme ce nrut esc performan ele si impun complicarea schemelor: - probleme legate de lrgirea benzii de frecven i de compensarea n frecven ; - probleme legate de offset-ul de tensiune mare la AO i comparatoare (sunt necesare tehnici de autozero pentru ca aceste circuite s devin de precizie) - problema capacit ilor parazite din noduri cu impedan ridicat, care conduc la captarea de zgomot (sunt necesare tehnici speciale de layout pentru ecranarea nodului). Performan e i n special precizie, se pot ob ine mai simplu n circuitele CMOS pe principii neconven ionale, n care se includ circuitele cu mod de lucru n curent, circuitele transliniare, circuite cu capacit i comutate i circuitele cu curen i comuta i. Nu toate dintre acestea au echivalent n circuitele cu tranzistoare bipolare. Pentru circuitele integrate digitale (CID), folosirea tranzistoarelor CMOS aduce o serie de avantaje importante: creterea densit ii componentelor (se poate ajunge la peste 500.000 tranzistoare pe 1mm2); consumul redus de curent (deci putere disipat redus); creterea numrului de intrri ce se pot comanda de ctre o ieire (numrul fan-out, de la 25 pn la 50);

5 simplitate n realizare datorit dispunerii de tranzistoare complementare (canal n i canal p); pre ul de cost mai redus. Dezavantajul principal al creterii densit ii circuitelor digitale CMOS l constituie necesitatea utilizrii unui numr tot mai mare de straturi metalice izolate ntre ele, pentru interconexiuni pe suprafa a chipului (38 straturi). Un alt dezavantaj este cel al limitrii frecven ei de clock din cauza capacit ilor parazite ale intrrilor i ieirilor (la c iva GHz pentru tehnologia CMOS de o,1m). Limitarea acestei frecven e este impus de o deformare inadmisibil a semnalelor de clock, de creterea efectului ntrzierii de comuta ie a circuitelor logice i de creterea cu frecven a a puterii disipate pe chip. Evacuarea cldurii de la chipurile mari este o mare problem. Din cerin a de realizare a unei densit i ct mai mari a circuitelor digitale a rezultat i reducerea treptat a dimensiunii tranzistoarelor CMOS, ajungndu-se n prezent la tranzistoare submicronice, a cror lungime de canal a cobort spre 100nm i chiar 50nm (tehnologie deocamdat foarte scump). Odat cu reducerea dimensiunilor tranzistoarelor se sub iaz foarte mult oxidul de siliciu izolator de sub poarta tranzistoarelor (la c iva nm) i este necesar reducerea spre 1 V a tensiunii de alimentare pentru ca oxidul sa nu strpung. Limitarea inferioar a dimensiunii tranzistoarelor MOS pare s fie introdus de creterea zgomotului la tranzistoarele cu oxid de siliciu de poart de grosime sub 2nm. (Revista IEEE Spectrum, august 2009). Proiectarea pr ilor analogice din circuitele integrate CMOS mixte este mult mai dificil dect aceea a pr ilor digitale. Proiectarea acestora din urm este de cele mai multe ori automatizat (folosinduse biblioteci de circuite logice i digitale cu celule [10]) n timp ce, n special la frecven e mari ale semnalelor prelucrate, circuitele analogice (cu mici excep ii) trebuie proiectate prin componente individuale (tranzistor cu tranzistor). De aceea, se caut n special proiectan i de circuite integrate analogicieni, care trebuie s aib o experien mare n domeniu. -

6 CAPITOLUL 1

SURSE DE CURENT1.1. Surse de curent obinuite Oglinzi de curent Majoritatea surselor de curent realizate cu tranzistoare bipolare pot fi ntlnite i n variant cu tranzistoare MOS cu canal indus. Astfel, se folosesc oglinda simpl, oglinda cascod, sursa (oglinda) Widlar, oglinda Wilson (fig.1.1). La aceste oglinzi nu exist eroarea dat de curen ii de poart. Exist ns efectul Early care face ca Ie s difere de Iref atunci cnd tranzistoarele suport tensiuni dren-surs diferite. Avantajul const ns n aceea c tehnologia CMOS permite ajustarea raportului curen ilor prin dimensiunile tranzistoarelor. n plus, rezisten a de ieire a surselor cu tranzistoare MOS se poate mri prin creterea lungimii canalului. Tensiunea minim necesar pe tranzistorul T2 trebuie s fie: VDS2 VGS Vt , fiind de obicei mai mic dect la tranzistoarele bipolare, ceea ce constituie de asemenea un avantaj. Raportul curen ilor se poate stabili prin rapoarte dimensionale W/L pentru canalele lui T1 i T2 .Iref = ID1 ID1 T2 T1 VDS2 VGS1 VGS2 Iref T1 T2 R VDS2 T2 R T1 T3 Ie = Iref VDS2 Iref Ie = Iref T1 Iref Ie = ID1 = Iref T4 T2 Ie = Iref VDS4

Fig.1.1. Oglinzi de curent: simpl, cascod, Widlar, Wilson

7 Surse de curent cu cdere de tensiune redus La o surs de curent de tip oglind cascod (fig.1.2), tiind c: VGS = Vt +2ID = Vt +V K ' ( W / L)

(1.1)

n poarta lui T2 rezult un poten ial (ID3 = ID4): VG2 = VGS3 + VGS4 = 2Vt + 2V dac tranzistoarele T3 i T4 sunt identice.Iref Io Io T1, T2 = saturate

T4 VGS4 T3 VGS3

T2 min V

Vo=VD2

T1 VDS1= VGS3

Vo 0 Vomin=Vt+2 V

Fig.1.2. Surs de curent cascod obinuit Cum tranzistorul T2 rmne n satura ie pn ce tensiunea lui VDS2 = VGS2 - Vt sau, folosind poten ialele din poart i dren, pn la limita: VD2 = VG2 -Vt rezult atunci o tensiune minim pe ramura de ieire: Vomin = VD2 = VG2 -Vt = 2Vt +2V -Vt = Vt +2V iar rela ia dintre curentul de ieire al sursei i tensiunea Vo este dat n fig.1.2. Se vede din aceasta c sursa func ioneaz corect pn la tensiunea minim Vomin stabilit mai sus. Pentru realizarea unor excursii maxime de tensiune la al doilea etaj amplificator din AO, n cazul folosirii aici a sarcinii active de tip oglind cascod (cum se va vedea n capitolul 3), este necesar s se modifice structura acestei oglinzi pentru a se micora cderea de tensiune Vomin pe ramura de ieire. n fig.1.2, [2] cderea de tensiune minim pe tranzistorul T2 este V n timp ce pe T1 este Vt+V. Rezult c s-ar mai putea reduce i tensiunea pe T1 la valoarea V, acesta ajungnd astfel la limita

8 regiunii de satura ie ca i T2. Pornind de la aceast observa ie s-a conceput schema din fig.1.3 denumit i cascod optimizat.

T6SG

1Oglind cascodSG

1

1

Fig. 1.3. Surs de curent cu cdere minim (optimizat) Tranzistoarele T1, T2, T3, T4, T5 sunt identice dar T6 are raportul (W/L)6 egal cu 1/4(W/L)1. Atunci, n timp ce tensiunea: VGS2= VGS4= VGS5 = Vt +V tensiunea VGS6 = Vt +2V. Justificarea este simpl dac n rela ia (1.1) de mai sus raportul (W/L) se nlocuiete cu 1/4(W/L). Ca urmare, n poarta lui T4 apare poten ialul: VG4 = VGS5 + VGS6 = 2Vt +3V iar n poarta lui T2: VG2 = VG4 - VGS4 = 2Vt +3V- (Vt +V) = Vt +2V Atunci n drena tranzistorului T1 poten ialul va fi: VD1 = VG2 - VGS2 = Vt +2V- (Vt +V) = V adic valoarea minim propus (cderea pe T1 la limita regiunii de satura ie). Avnd i pe T1 cderea minim V ca i pe T2 (stabilit anterior) rezult cderea minim total de valoare 2V, ca n fig.1.3. Utiliznd aceast tehnic i mrind n plus rapoartele (W/L) ale tranzistoarelor, cnd V se micoreaz, se ob ine o cdere Vomin minimizat.

V

T5

T3

Vo=2V

T1

V

SG

V2+ V

V

t

V

SG

V

V

1/ 4

3+ V2t

Iref

Iref T4 1

Io Io T2 min. 1

T1, T2 = saturate

0

Vomin=2 V

Vo

9 1.2. Surse de curent de referin (SCR) Acestea sunt surse de precizie, cu dependen redus de temperatur, tensiunea de alimentare, eventual i de proces. Ele se folosesc att pentru polarizri precise n amplificatoare, oscilatoare, filtre, senzori monolitici, PLL-uri, etc. ct i pentru convertoare D/A cu mod de lucru n curent. In circuitele integrate mixte, partea analogic se realizeaz tot mai mult cu circuite cu mod de lucru n curent datorit posibilit ii de cretere a frecven ei semnalelor prelucrate fa de circuitele cu mod de lucru n tensiune. La aceste circuite sunt necesare n special surse de curent de referin (SCR). Au fost concepute, simulate i realizate n ultimii 15 ani numeroase tipuri de SCR, care ar putea fi clasificate dup mai multe criterii: principiul de func ionare, obiectivul principal, valoarea curentului de referin , performan ele realizate, tensiune minim de alimentare, complexitate, etc. Numai n publica iile i la conferin ele cele mai importante i mai cunoscute au fost prezentate peste 25 articole tiin ifice avnd ca subiect cercetri n domeniul SCR. De asemenea, numai n ar au fost elaborate n ultimii doi ani, dou teze de doctorat [17, 18] orientate pe SCR, dovedind actualitatea acestora. Cele mai multe lucrri s-au focalizat pe reducerea influen ei temperaturii chipului asupra curentului de referin . O mare parte s-au ocupat ns de reducerea efectului dispersiei parametrilor de proces, cauza principal a impreciziei valorii curentului la sursele care nu au prevzut opera ia de trimmering. Sensibilitatea la proces a acestor circuite analogice, care conduce la dispersii ale curentului de ordinul peste 10% (n special din cauza varia iei grosimii oxidului de poart al tranzistoarelor i toleran ei rezistoarelor), este poate cea mai dificil problem de rezolvat la SCR. Prin tehnici speciale se reuete reducerea dispersiei la valori de ordinul 56%. mbunt irea acestui parametru ar impune creterea substan ial a dimensiunilor tranzistoarelor i rezistoarelor deci creterea ariei ocupate pe chip i a pre ului circuitelor integrate. De asemenea, ar trebui evitate rezistoarele integrate care au o dispersie a valorii de peste 20%. Colectivul nostru a reuit totui n unele scheme de SCR s reduc varia ia cu procesul i temperatura a curentului la valori reduse, chiar 3,5%.

10 In cadrul studiilor publicate se constat mai pu in eforturi speciale pentru reducerea efectului varia iei tensiunii de alimentare i a tensiunii pe sarcin asupra curentului de referin dar parametrii realiza i, lega i de aceast influen nefavorabil, supply regulation (SR) (uneori i power supply rejection ratio PSRR) i load regulation (LR) sunt n permanen anun a i. Pentru mbunt irea lor se iau cel mult msuri obinuite, ca utilizarea pe unele ramuri a montajelor cascod n locul tranzistoarelor simple. Se prezint aici doar o clasificare a SCR dup principiul de func ionare, fcut de autorul tezei [18] n urma studierii bibliografiei, pentru a simplifica n oarecare msur n elegerea i compararea lor i a performan elor realizate de acestea. Au fost identificate urmtoarele categorii de SCR: - combina ii de oglinzi de curent cu interconectare n cruce (cu autopolarizare), - cu tranzistoare lucrnd n regim de inversiune slab (weak inversion), - oglinzi cu rezisten a nlocuit prin grup de tranzistoare, - cu oglinzi cu tranzistoare avnd grosimi diferite de oxid, - cu tranzistoare simple sau oglinzi controlate prin referin e de tensiune, - cu surs de tensiune de referin i conversie tensiune-curent, - cu polarizare activ ori reac ie prin amplificator, - oglinzi cu rezisten a nlocuit prin capacit i comutate, - cu tranzistoare MOS-FG (floating gate) cu trimmering, etc. In cadrul cursului intereseaz n special prima categorie de SCR adic cele bazate pe combina ii de oglinzi clasice ori modificate, interconectate n cruce, cum ar fi oglinzi simple, oglinzi cascod, oglinzi Widlar normale, oglinzi Widlar inverse, oglinzi Widlar modificate, oglinzi Wilson, oglinzi Wilson modificate etc. La aceste combina ii de surse cu dou ramuri s-a urmrit de obicei compensarea termic a curentului de pe o singur ramur, considerat ca ramur de ieire. Dar ieirea de curent spre sarcin nu se poate realiza simplu (nu este n general posibil conectarea pe o sarcin cu capt la mas ori la sursa de alimentare) fr completarea schemei i fr afectarea stabilit ii curentului. Acest lucru a fost ignorat n cele mai multe dintre

11 lucrrile publicate. Astfel, circuitul de ieire trebuie i el inclus n analizele i simulrile efectuate, eventual trebuie luate msuri pentru compensare termic i insensibilizare la varia ia procesului i alimentrii a ntregului circuit. In fig.1.4 sunt date majoritatea circuitelor cunoscute de SCR din categoria combina ii de oglinzi de curent cu interconectare n cruce (cu autopolarizare) [17, 16, 18].

Fig.1.4.a

Fig.1.4.b

Fig.1.4.c

Fig.1.4.d

12

Fig.1.4.e

Fig.1.4.f SCR din fig.1.4.a este compus dintr-o oglind superioar simpl i o oglind inferioar de tip Widlar la care tranzistorul M2 are raportul dimensional de m ori mai mare dect cel al tranzistorului M1. Intru ct raportul m intr n factorul de ctig al tranzistorului,

13 circuitul se mai numete SCR cu multiplicator de . Exist i varianta n care m=1 i cu tranzistorul M2 cu canal dopat astfel nct tensiunea lui Vt s fie apropiat de 0V [17]. Oglinda superioar a circuitului este una simpl. Ieirea de curent a SCR este realizat cu ramura suplimentar (oglind simpl) cu M5. SCR din fig.1.4.b este compus dintr-o oglind inferioar de tip Wilson modificat (cu R n loc de diod) i o oglind superioar de tipul simpl, toate tranzistoarele avnd acelai raport dimensional.In acest caz SCR necesit i un circuit de pornire pentru c altfel, este posibil ca schema s nu func ioneze (se stabilete n regimul cu curent nul). Exist i varianta n care tranzistoarele M2 i M4 au raport dimensional m>>1 cnd, se pare, nu mai este necesar un circuit de pornire [18]. Dac rezisten a R1 este de tipul ZTC atunci, la un anumit curent de dren (mare, de 50100A) tranzistorul M1 are tensiunea VGS1 cu ZTC i impune o compensare termic i curentului I1 deci curentului de ieire [17]. Dezavantajul unei astfel de SCR este cel al consumului total mare de curent de la sursa de alimentare. SCR din fig.1.4.c este compus dintr-o oglind inferioar de tip Wilson modificat (cu o diod suplimentar M6) i o oglind superioar de tipul simpl, toate tranzistoarele din ramurile principale avnd acelai raport dimensional. Se ntlnete i varianta cu tranzistoarele M2 i M4 avnd raport dimensional m>>1 [16]. Curentul prin R1 este impus de tensiunea VGS6Vt a tranzistorului M6. SCR din fig.1.4.d este asemntoare cu cea precedent dar dioda suplimentar este realizat cu tranzistor bipolar pnp-substrat (realizabil n tehnologia n-well CMOS), avnd aici scopul de a ob ine pe R1 o tensiune invers propor ional cu temperatura absolut (complementary to absolute temperature - CTAT) i deci un curent de ieire cu aceeai caracteristic CTAT. Utilitatea unui astfel de curent se va vedea mai jos. SCR din fig.1.4.e este asemntoare cu cea precedent dar utilizeaz dou diode suplimentare, cte una pe fiecare ramur a oglinzii Widlar inferioare, realizate cu tranzistor bipolar pnp-substrat, avnd aici scopul de a ob ine pe R1 o tensiune propor ional cu temperatura absolut (PTAT) i deci un curent de ieire cu aceeai caracteristic PTAT [17]. Utilitatea unui astfel de curent, precum i a

14 celui din schema anterioar, apare atunci cnd se realizeaz o SCR cu nsumarea curen ilor de la sursele PTAT i CTAT [17]. Prin ajustarea potrivit a rapoartelor dimensionale m ale ramurilor de ieire, ce vor avea acum un nod comun, se poate ob ine un curent total cu foarte bun compensare termic. SCR din fig.1.4.f are nucleul cu dou ramuri central compus din dou oglinzi simple interconectate n cruce, apoi o ramur suplimentar cu tranzistorul M1 avnd dren comun cu M2 i cu o polarizare dren-poart prin cderea de tensiune de pe rezisten a R1. Schema prezint mai multe versiuni [17]. Acest tip de referin de curent se bazeaz pe diferen a dintre tensiunile VGS de la cele dou tranzistoare cuplate pe dren, care se regsete pe rezisten a R1. Aceast configura ie conduce la o anulare mutual a varia iilor cu temperatura de ordinul I ale tensiunilor VGS, rezultnd un curent de ieire cu compensare termic bun. Arhitectura este cea mai portivit pentru func ionare sub-prag a MOS-urilor i se propune n [17] o referin de tensiune low-power bazat pe curen ii din ramuri redui. O astfel de referin asigur o deriv termic a curentului de ieire mai mic de 25ppm/oC. Lucrarea [17] trateaz i o serie de solu ii de compensare termic la sursele de curent i tensiune de referin . De asemenea, se prezint acolo tehnici de implementare a referin elor de curent i tensiune folosind tranzistoare MOS cu poart flotant (FG). Una dintre cele mai importante trsturi ale circuitelor analogice cu dispozitive FG este posibilitatea de a se ajusta cantitatea sarcinii electrice pe poarta flotant, printr-un proces discret sau continuu, pn ce sunt realizate cu mare precizie nivelurile programate dorite i deci tensiunile Vt. Astfel de tehnici moderne de trimming (ajustare) permit ob inerea unor performante superioare la SCR [17]. Un exemplu de SCR bi-sens, bazat pe schema din fig.1.4.b, este dat n fig.1.5, incluznd i circuitul de pornire (necesar pentru o surs cu oglind Wilson i rapoarte dimensionale egale). Este vorba de curen ii I5 i I6 , care sunt practic independen i de tensiunile de alimentare VDD i VSS iar dac se practic i o compensare termic [18] devin aproape independen i i de temperatur.

15+VDD

RB

T3 T7

T4

T5 I5

T2 I1 T8 T1 VGS1 VR R I2

I6 T6

-VSSCircuit de pornire Sursa de current de tip Vt

Fig.1.5. Surs de curent bi-sens de tip Vt Prin tranzistoarele T3 i T4 curen ii I1 i I2 sunt aproximativ egali. Curentul I1 produce la tranzistorul T1 o tensiune VGS1. Curentul I2 curge prin rezisten a R producnd tensiunea I2R. Deoarece VGS1 i I2R sunt egale, se stabilete un punct de echilibru ca n fig.1.6 [1]. Curen ii au valoarea de la intersec ia ecua iilor:I 2 R = VGS1 VGS1 = Vt 1 + 2 I1 K 'n ( W / L)1

Lund I2 = I1 i eliminnd pe VGS1 rezult o ecua ie n I1 ce se poate rezolva prin itera ie. Rezult un curent redus: I2 = I1 Vt 1 R

adic VGS1 Vt1, de unde denumirea de surs de tip Vt. Curen ii I2 i I1 nu depind deci de tensiunile de alimentare VDD, VSS. Folosind oglinzi de curent se pot realiza curen ii I5 i I6.

16 Cum se vede din fig.1.6, este posibil i un al doilea punct de echilibru pe grafic, la I1=I2=0; cnd circuitul nu func ioneaz conform previziunii. De aceea este necesar circuitul de pornire (T7, T8, RB). Dac circuitul sursei de curent se stabilete la curen i nuli atunci T7 for eaz curent prin T1 i circuitul se deplaseaz spre punctul de echilibru Q. n apropiere de acest punct poten ialul sursei (S) a lui T7 crete, cauznd reducerea curentului prin acesta. n punctul Q, tot curentul din T1 vine prin T3 iar T7 este blocat.i1,i2 I1=I2 I1 = K 'n W1 (VGS1 Vt )2 2 L1 I2=VGS1/R Q

0

Vt1

VGS1

vGS1

Fig.1.6. Stabilirea curentului de echilibru SCR Fiori-Crovetti Readucerea n studiu i aplica ie a unei SCR simple, cu interconectare n cruce a dou oglinzi de curent, este meritul lui F. Fiori i al lui P.S. Crovetti [16] (2005). Ei au gsit o solu ie simpl de compensare termic de ordinul I i II a curentului I1 (deci i a celui de ieire), ce a condus la calit i deosebite ale acestor SCR. Schema SCR de acest tip este dat n fig.1.7. Ea include o oglind inferioar de tip Widlar modificat (ca n fig.1.4.c) i o oglind superioar de tipul simpl pentru cazul folosirii numai a compensrii termice de ordinul I respectiv o oglind Widlar invers (cu rezisten a R2 plasat n emitorul tranzistorului-diod) pentru cazul folosirii compensrii termice de ambele ordine. Compensarea termic de ordinul I este posibil datorit prezen ei tranzistorului-diod M5 dar i a unei anumite valori a rezisten ei R1. Prin valoarea rezisten ei se impune valoarea curentului de ieire.

17+VDDOglind Widlar invers

R2

1 : mM4 M6

M3

I1M1Oglind Widlar modificat

I2=mI1M2

Io=I1 Sarcina

M5

R1

Fig.1.7 SCR de tip Fiori-Crovetti plus o ramur de ieire Ulterior (20082009) au mai fost elaborate de colectivul nostru, pe principii asemntoare, nc dou tipuri de SCR cu curent de ieire pe ramur i curent de ieire total [18]. In unele cazuri s-au ob inut performan e mai bune dect cu schema din fig.1.7. In urma unei analize a condi iei de compensare termic de ordinul I pentru curentul I1 (avnd Io=I1):

R1 =

VTn k n + 2 k VTn mI 1 k n + 2 k R1

unde intervin coeficien ii de temperatur de ordinul I pentru tensiunea de prag Vtn, mobilitatea n (pentru tranzistoarele nMOS) (ambii negativi) i rezisten a R1, colectivul nostru a stabilit c pentru a se putea reduce la un minim tensiunea de alimentare VDD, i valoarea rezisten ei R1 (deci aria ocupat de aceasta pe chip) trebuie ca rezistorul R1 s aib coeficient de temperatur negativ (NTC) i de valoare absolut ct mai mare. Rezisten a R2 a fost adoptat de acelai tip de ctre Fiori i Crovetti. Pentru R2 cu alt tip de coeficient de

18 temperatur compensarea de ordinul II nu ar mai reui i R2 ar trebui eventual mutat n sursa tranzistorului M3. De asemenea, pentru reducerea n plus a valorii rezisten ei R1, trebuie mrit raportul curen ilor din ramurile principale: m=I2/I1 >> 1, prin dimensionarea corespunztoare a l imilor W2 fa de W1 i W4 fa de W3. De obicei W3 (tranzistor pMOS) este adoptat de cca. 2 ori mai mare dect W1 (tranzistor nMOS). Dac este posibil, lungimea L a canalului se adopt aceeai la toate tranzistoarele (de ordin >>Lmin) i atunci se dimensioneaz numai l imile W ale canalului tranzistoarelor. In Tabelul de mai jos sunt date rapoartele dimensionale W/L orientative ale tranzistoarelor din schema prezentat n fig.1.7 (n m).M1 3.2/5 M2 16/5 M3 6/5 M4 30/5 M5 48.5/5 M6M3 6/5

Se observ c rapoartele W2/W1 i W4/W3 sunt egale cu 5 deci rezult, n lipsa rezisten ei R2, o valoare a raportului curen ilor m5. Pentru o rezisten R1 tip NTC de 30k (polisiliciu n), curentul de ieire Io este de ordinul 3A. Dezavantajele SCR de acest tip sunt: - consum total de curent de la sursa VDD de valoare mare: (m+2)Io, - varia ia curentului de ieire cu procesul de valoare mare. SCR total In cadrul lucrrilor [18] i [19] s-a analizat ideea compensrii termice de ordinul II a curentului total al unei surse compuse din dou oglinzi uzuale interconectate n cruce, care are calitatea de a se putea interconecta simplu cu o sarcin avnd capt la mas ori la sursa de alimentare, fr a se afecta practic valoarea curentului. In aceste lucrri se prezint condi iile de compensare termic de ordinul I i II pentru curentul de referin total. Avnd avantajele simplit ii schemei, al conectrii simple a sarcinii la sursa de curent de referin , al curentului minim consumat de la sursa de alimentare i, n cazul unor variante, al performan elor bune n: stabilitatea curentului de referin , tensiunea minim de alimentare, parametrul SR (LR), varia ia total a curentului cu procesul i temperatura i aria ocupat pe

19It +VDD It R2 R3 +VDD

1 : mM3 I1 M1 M4 I2=mI1 M2 M3 I1 M1

1 : mM4 I2=mI1 M2

M5 It

R1

M5 It

R1

Fig.1.8.aIt +VDD

Fig.1.8.bIt R2 R3 +VDD

1 : mM3 I1 M4 I2=mI1 M2 M1 R1 It M1 M3 I1

1 : mM4 I2=mI1 M2

R1 It

Fig.1.8.c

Fig.1.8.d

20 chip, SCR total poate reprezenta o solu ie foarte bun n numeroase aplica ii de circuite CMOS analogice. In fig.1.8 se prezint patru variante posibile de SCR total, ob inute plecnd de la schemele din fig.1.4.c i fig.1.4.b i adugarea unei rezisten e R2 sau R3 n func ie de coeficientul de temperatur al celor dou rezistoare folosite pentru realizarea compensrii termice de ordinul II a curentului total It. Se remarc n special performan a record de varia ie maxim a curentului de referin cu temperatura ntr-o gam 0-100oC, de numai 0.017%, realizat de o variant SCR total dat n fig.1.8.a (Widlar modificat-Widlar-invers [19], ca cea din fig.1.7, cu rezisten R1 de tip ZTC i R2 de tip NTC) dar i performan a n ansamblu a unei alte variante de SCR total dat n fig.1.8.c (Wilson modificat-Widlar invers), cu rezisten e R1 i R2 de tip NTC, care depete la majoritatea capitolelor SCR lansat n [17]. Aceasta realizeaz i o varia ie total a curentului cu procesul i temperatura de numai 12,5%. Aria ocupat pe chip de aceste SCR este relativ redus. Unele performan ele se mai pot mbunt i prin creterea raportului m i a l imii rezistoarelor. In concluzie, se poate spune c variantele de SCR total au pe ansamblu cele mai bune performan e atunci cnd se utilizeaz rezistoare de tipul NTC. In fig.1.9 se prezint forma de varia ie cu temperatura a curentului de ieire (curentul total) pentru o compensare termic de ordinul II optimizat.15.66u

15.64u

15.62u

15.60u 0 - Max(I(V1)) Temperature 20 40 60 80 100

Fig.1.9 Varia ia redus a curentului de ieire cu temperatura la compensarea de ordinul II (33nA pentru 100oC) Folosirea curentului de referin total aduce dou dezavantaje: - creterea rezisten ei R1 n raport cu aceea de la SCR pe ramur

21 care are drept consecin o mic cretere a tensiunii minime de alimentare i ariei ocupate pe chip, - necesitatea unei tensiuni de alimentare mai mari din cauza conectrii n serie a SCR i a sarcinii sursei. In schimb, n afar de performan e mai mult dect bune, SCR total prezint avantajele: - curentul redus consumat de la sursa de alimentare (este strict curentul de referin ), - eliminarea unei ramuri suplimentare de ieire fa de SCR pe ramur. SCR cu STR i conversie tensiune-curent Principiul acestor surse este ilustrat cu schemele din fig.1.10 i fig.1.11. In prima schem, o tensiune de referin VREF, cu compensare termic i efect redus al varia iei tensiunii de alimentare (produs de o STR), este aplicat la intrarea unei surse de curent simple, completat cu ramur de ieire (ieire prin oglind de curent). Rapoartele dimensionale ale tranzistoarelor din aceast surs de curent permit ob inerea unei valori dorite pentru curentul de ieire. Valoarea rezisten ei R2 este stabilit dintr-o condi ie de compensare termic de ordinul I a curentului de ieire IREF [17]. Curentul de ieire are valoarea : IREF=m(VREF-VGS3)/R.

Fig.1.10 Conversie tensiune-curent cu o surs de curent simpl M3-R2

22

Fig.1.11 Conversie tensiune-curent cu surs de curent cu AO Schema de conversie din fig.1.11 este una clasic, cunoscut de la aplica iile amplificatoarelor opera ionale. Curentul de ieire are valoarea : IREF=mVREF/R.

23 CAPITOLUL 2

SURSE DE TENSIUNEPentru realizarea numeroaselor polarizri ale AO cu CMOS dar i pentru furnizarea unor tensiuni de referin destinate altor circuite, sunt necesare surse de tensiune. De cele mai multe ori acestea trebuie s fie independente de sursele de alimentare V+ i V- ale integratului ori/i de temperatura cipului. Desigur, cea mai simpl surs de tensiune este realizat cu o diod ob inut cu ajutorul unui tranzistor MOS (fig.2.1).+VDD IB Vo= VGS

Fig.2.1 Surs de tensiune cu diod Dac sursa lucreaz aproape n gol, curentul prin tranzistor este acelai cu cel al sursei de curent i: Vo=VGS=Vt+2I B 2ID = Vt+ K ' (W / L ) K ' (W / L )

(2.1)

Se observ urmtoarele: - tensiunea Vo nu depinde practic de VDD, - se poate uza de raportul W/L pentru a ajusta pe Vo. - deoarece Vt i (deci K) au coeficien i de temperatur negativi (scad cu temperatura), exist o compensare par ial a celor dou efecte dar insuficient pentru ca sursa de acest tip s fie de precizie. De asemenea, ca i n cazul tranzistorului bipolar, se poate realiza sursa de tensiune de tip superdiod sau diod multiplicat (fig.2.2). Aici se ob ine tensiunea: Vo=VGS 1 + R 2 R1

24 care se poate ajusta prin VGS (aceasta, la rndul ei, prin W/L ) sau prin raportul rezisten elor. i aici VGS depinde pu in de VDD dar depinde de temperatur ca n cazul anterior.+VDD IB Vo IB Vo +VDD

R2 VGS

R2 VGS

M2 M1

R1

R1

Fig.2.2. Surs superdiod

Fig.2.3. Surs superdiod cu compensare termic

Este posibil o compensare termic prin compensarea reciproc a dependen ei de temperatur a mobilit ilor n i p a dou tranzistoare complementare (fig.2.3) [17]. De asemenea, prin adoptarea unui anumit raport al rezisten elor R1 i R2 se poate aproape complet anula varia ia cu temperatura a tensiunii de ieire (de referin ). Aici valoarea tensiunii de referin este: R Vo = 1 + 1 VGS VGSp R2

iar valoarea necesar pentru R1/R2 este dat de condi ia dVo/dT = 0 Cu aceasta circuitul din fig.2.3 devine o surs de tensiune de precizie sau de referin (STR). Ea se mai numete PMOS-NMOS cu compensare termic. O clasificare sumar a STR ar fi urmtoarea: - PMOS-NMOS cu compensare termic, - bazate pe diferen de VGS, - bazate pe SCR (i cdere pe un rezistor), - combina ie de STR cu PTAT i STR cu CTAT cu nsumare,

25 - band-gap (cu numeroase variante), - cu oglinzi de curent interconectate n cruce i compensare termic de ordinele I i II, - diferen iale bazate pe diferen a de Vt, etc. In fig.2.4 se prezint trei variante ale unei STR, realizate cu numai dou tranzistoare cu acelai tip de canal, dar dintre care M2 (conectat ca diod) are canalul dopat astfel nct tensiunea lui de prag, Vt2 s fie redus spre zero [17] (ceea ce se marcheaz pe simbolul tranzistorului cu un mic zero n centru). Sursele se bazeaz pe diferen a tensiunilor de prag ale tranzistoarelor. Pentru schema din fig.2.4.a se scrie tensiunea de ieire: Vref=VGS1- VGS2 =Vt1++VDD IB IB R2 Vref R1 K 1'

(W1 / L1 )

2I1

- Vt2 -

' K2

(W2 / L2 )I3

2I 2

+VDD

+VDD I2

M2 M1 Vref

M2 M1

M2 M1

Vref

Fig.2.4.a

Fig.2.4.b

Fig.2.4.c

unde I1=I2=IB . In aceast rela ie, varia iile cu temperatura prin Vt i prin (sau K) sunt de acelai semn i de valori apropiate, astfel c exist o compensare termic par ial acceptabil. Aceasta se mai poate mbunt i dac cei doi curen i sunt fcu i diferi i adic, dac se ajusteaz unul dintre ei. Astfel, n fig.2.4.b, cu ajutorul divizorului rezistiv se poate ob ine o compensare termic optimizat. O procedur asemntoare, n care divizorul rezistiv este nlocuit printr-o surs suplimentar de curent, ce poate ocupa arie mai mic pe chip, este dat n fig.2.4.c.

26 Pentru ob inerea unor surse de tensiune independente de tensiunile de alimentare exist cteva solu ii. Una dintre acestea const n realizarea mai nti a unei surse de curent independent de tensiunile de alimentare, apoi n preluarea unei cderi de tensiune produs de acest curent pe o rezisten (cu o polaritate sau alta n func ie de sensul curentului). De exemplu, folosind sursa de curent din fig.1.5 se extrag doi curen i cu varia ie redus iar cu acetia, pe cte un rezistor nseriat, se pot ob ine tensiuni de referin . Din pcate, aceste surse nu sunt independente i de temperatur dect dac la ele se aplic i o compensare termic cel pu in de ordinul I. O surs bun, independent de temperatur, ar trebui s aib un coeficient de temperatur de cel mult 100ppm/C sau : Vref 10-4/C Vref T Pentru a se realiza performan e de acest gen trebuie folosite surse de tensiune de referin de tip band-gap. 2.1 Surse de tensiune de referin de tip band-gapDintre toate circuitele concepute ale surselor de tensiune de referin (STR) independente de sursele de alimentare i de temperatur cu CMOS, circuitele de tip band-gap s-au dovedit cele mai bune pn n prezent. Acest tip de surse a fost realizat la nceput n tehnologia bipolar i abia mai trziu n CMOS. Denumirea lor provine de la faptul c tensiunea de referin furnizat este egal cu l imea benzii interzise (band gap) a atomilor de siliciu, adic VBG1,2V. Expresia tensiunii de referin are forma: VREF=VBG=VBE+NVT Unde VT este tensiunea termic a tranzistorului bipolar iar N este o constant ce trebuie s aib valoarea 23, cnd are loc compensarea termic de ordinul I a tensiunii de referin [2].

STR band-gap cu tranzistoare n regim sub-prag n fig.2.5 se prezint o prim schem , mai simpl, de surs de

27 tensiune de referin (STR) de tip band-gap [17]. Tranzistorul bipolar pnp-substrat notat Q1 este conectat ca diod.

Fig.2.5. Surs de referin de tip band-gap n regim sub-prag Oglinzile cu tranzistoarele M1...M4 formeaz o bucl nchis cu un ctig de curent ini ial n bucl >1. Deci curentul n ambele ramuri crete pn ce se realizeaz un echilibru. n acest moment ctigul de curent n bucl se reduce la 1 datorit cderii VR1 pe rezisten a R1. Dac se presupune c M1...M4 lucreaz n zona sub-prag (inversiune slab) (cnd caracteristicile tranzistoarelor MOS se aseamn cu cele ale tranzistoarelor bipolare) i c VDD este suficient de mare nct s asigure satura ia curentului de dren, atunci VR1 se poate scrie: S1 S4 (2.2) VR1 = VTln = IR1R1 S2 S3 cu S i = (W / L )i iar VT tensiunea termic cunoscut. Deci cderea VR1 depinde numai de VT i de raportul dimensional W/L al tranzistoarelor. Apoi, pentru oglinda M4,M5 se poate scrie:

28IR1 S 4 = IREF S5

(2.3)

Rezolvnd din (2.2) i (2.3) curentul IREF (din emitorul lui Q1) rezult: VT S 5 S 2S 3 ln IREF = R1 S 4 S 1S 4 Atunci, tensiunea de referin (culeas ntre borna de ieire i cea de mas) va fi: R 2 S5 S 2 S3 VT = VBE1 +NVT ln VREF = VBE1 + IREFR2 = VBE1 + R 1 S 4 S1S4 adic rela ia de form cunoscut de la schema cu tranzistoare bipolare. Dependen a de temperatur a tensiunii VBE1 (a lui Q1) se consider acum, mai exact, la un curent de emitor constant, n func ie de valoarea ei la o temperatur T0 dat (de exemplu la 300K): T T T + VTln (2.4) VBE1(T) = VBG 1 + VBE0 T0 T0 T0 Aceast rela ie este mai exact dect cea simpl folosit la sursele band-gap cu bipolare. Aici T=temperatura (variabil), VBG = tensiunea band-gap a siliciului la 0K (n jur de 1,2V, dat de l imea benzii interzise n eV mpr it la sarcina electronului e), VBE0= tensiunea pe jonc iunea emitoare la temperatura T0, = constant de fabrica ie (tipic 3,2). Se nlocuiete VBE1 cu VBE1(T) n VREF de sus. Impunnd condi ia de independen termic tensiunii VREF, dVREF/dT=0, rezult: T (VBG - VBE0 ) + N= T0 VT Cu aceasta, rela ia tensiunii de referin devine : VREF = VBG + 1 + ln

T T0

VT

Aceast rela ie este mai exact dect VREF VBG , dat la surse cu bipolare. Ecua ia arat dependen a de temperatur a lui VREF . Din rela ia constantei N (determinat mai sus) :

29N= R2 S 5 S 2 S 3 ln R1 S 4 S1 S 4

se poate acum calcula valoarea rezisten ei R2 necesar pentru compensarea termic (cu R1 adoptat). Intru ct tranzistoarele MOS din schem lucreaz n regim de inversiune slab, unde se aseamn cu cele bipolare, dioda realizat cu Q1 poate fi nlocuit cu o diod MOS [17]. Pentru func ionarea corect a schemei din fig.2.5 mai trebuie luate urmtoarele precau ii: - tranzistoarele MOS trebuie s fie n regim de inversiune slab chiar i la cea mai mare temperatur de lucru; - curen ii reziduali, n special ai tranzistoarelor cu canal p, (care sunt n insule n) trebuie s fie minimiza i pentru ca ei s nu devin surse principale de erori la temperaturi mari; - circuitul trebuie completat cu un circuit de pornire, deoarece el mai are o stare stabil de func ionare la curent nul prin toate tranzistoarele (circuitul de pornire, asemntor cu cel din fig.1.5, iese din func iune dup ce se atinge starea stabil); - rezisten a de ieire n dren a tranzistoarelor trebuie s fie suficient de mare pentru ca s se asigure func ionarea corect a oglinzilor; acest lucru se poate ob ine la tranzistoare cu canal lung sau la oglinzi Wilson ori cascod. O astfel de surs de tensiune de referin bine realizat, poate atinge un coeficient de temperatur de 70 ppm/C pentru gama de temperatur 065C. Puterea disipat pe circuit atinge doar 10W [2].

Surs de tensiune de referin band-gap cu 3 diode Este dat n fig.2.6 i include trei tranzistoare bipolare. Oglinzile simple pot fi cascode, cnd curen ii depind mai pu in de sursa VDD [1]. Curentul tranzistorului M5 este fcut dependent de VT (PTAT). Astfel, pe bucla jonc iunilor emitoare ale tranzistoarelor Q1 i Q2 se poate scrie rela ia cunoscut: IR=VBE1-VBE2=VT ln I ln I = VT ln I co 2 = VT ln n

I co1

I co 2

I co1

30 deoarece VGS1=VGS2. Intru ct IREF=mI, se produce pe rezisten a kR o cdere de tensiune dependent de VT. Avem acum: VREF = VBE3+IREFkR = VBE3+(mklnn)VT = VBE3+ NVT Se constat c circuitul este ntr-adevr o surs de tensiune band-gap, unde constanta N trebuie s fie egal cu 23. Prin alegerea potrivit a lui k, ce intr n N, rezult compensarea termic a tensiunii VREF.

Fig.2.6. Surs de tensiune band-gap

Surs de tensiune band-gap cu amplificator diferen ial i diode Circuitul din fig.2.7 reprezint o surs de tensiune de tip bandgap asemntoare cu o schem realizat cu tranzistoare bipolare i diode [17]. Punctele 1 i 2 au poten iale foarte apropiate datorit amplificrii de tensiune mari a amplificatorului diferen ial cu sarcini active. Deci:I1R1 = I 2R 2 sau I1 R 2 = I 2 R1

De asemenea VD1=VD+VD2 sau:

31VD = VD1 VD 2 = VT ln I1 I /n nI R VT ln 2 = VT ln 1 = VT ln n 2 I2 Io Io R1

Cderea de tensiune pe R2 este:I2 R 2 = VD R R R = 2 ln n 2 V R 3 2 R 3 R1 T

iar tensiunea de ieire:R R Vref = I1R1 + VD1 = I2R2 + VD1 = VD1 + 2 lnn 2 VT = VD1 + NV T R R1 3 +VDDA DIF CMOS

-

+

T I1 R1 VD R2 R3 I2 R2

Vref

1D1

2 V DVD1 VD2 D2 R3

n diode

Fig.2.7. Surs band-gap cu diode Se constat c VT este multiplicat cu o constant N precis (depinde de rapoarte de rezisten e) i c expresia lui Vref este aceea a unei surse de tensiune de referin de tip band-gap. Rezult Vref 1,2V. Condi ia pentru compensare termic a tensiunii Vref este cunoscut din paragraful anterior [2]: N=23. Diodele se pot realiza uor n tehnologia CMOS (o difuzie p ntr-o insul n dac substratul este p). De obicei numrul diodelor este

32 mare i rezisten ele sunt mari pentru a se lucra cu curen i mici. La tehnologiile actuale rezisten ele se realizeaz cu rezisten pe patrat mare, sub iri i ocup doar 25% din aria pe siliciu a circuitului.

Surs de tensiune sub-bandgap n circuitele integrate analogice alimentate cu tensiuni mici (1,2...2V) sunt uneori necesare surse de tensiune de referin de valori mai mici dect 1,25V tensiunea band-gap - ob inut cu scheme obinuite.

+A dif. CMOS

I1 T1

I2=I1 T2

I3=I1 T3

+VDD

2 I2aV R3

I2b R2 R4

Vref(Rs= )

I1b R1 D1

1 I1aVD1 VD2

ID2 D2n diode

Fig.2.8. Surs de tensiune sub-bandgap Schema din fig.2.8 [20] este o surs de tensiune de tip bandgap de tensiune redus (sub 1,2V). Se folosesc tranzistoare MOS identice, R2=R1 , poten iale egale n punctele 1 i 2, i 1+ n diode identice. Rezult cderi de tensiune egale pe R1 i R2 i cum aceste rezisten e sunt egale avem I1b=I2b . Cu aceasta i avnd I2=I1 din schem, rezultI1a +I1b =I2a +I2b deci I2a =I1a si ID2 = I2a I1a = n n

Se poate scrie de asemenea:

33V=VD1VD2 =VT ln I1a I /n VT ln 1a =VT lnn Io Io

Cu

I1b =I2b =

VD1 R2

i I2a = VR3

rezult:VT ln n VD1 + R3 R2

I1 = I 2 = I 3 = I 2a + I 2 b =

deci tensiunea de ieire, egal cu cderea pe R4 , va fi:V R V ln n R4 = Vref = I 3 R 4 = R 4 D1 + T VD1 + 4 ln n VT R R R3 R2 2 3

Se ob ine o formul asemntoare cu aceea a unei surse band-gap clasice, cu observa ia c frac ia R 4 /R 2 se poate lua i subunitar, astfel nct s se ob in o tensiune de referin < 1,2V. Se poate scrie:Vref = R R4 R R R R VD1 + 2 4 ln n VT = 4 VD1 + 2 ln n VT 4 1,2V R R R2 R2 3 R2 R3 2

deoarece paranteza reprezint o tensiune band-gap obinuit, corespunztoare lui N=23 cnd este compensat termic. Tensiunea de alimentare a schemei trebuie s depeasc doar cu cteva zecimi de volt valoarea VD=0,6V, dac Vref 0,6V. Vref se modific foarte pu in cu VDD i cu doar cca. 3mV pentru o varia ie a temperaturii de 100C. S-a mai propus o mbunt ire a calit ii sursei prin compensarea efectului de ordinul 2 al temperaturii asupra tensiunii de ieire (ntlnit n rela ia 2.4) ob inndu-se astfel una dintre cele mai performante surse de tensiune band-gap.

2.2 Surs de tensiune de referin de tip VtEste sursa de tensiune cea mai stabil termic i de asemenea, independent de sursele de alimentare (fig.2.10) [2]. Cele dou tranzistoare principale au acelai raport W/L dar sunt de tipuri diferite: T2 este cu canal n indus (cu mbog ire) iar T1 este cu canal n ini ial (cu srcire). Tensiunile lor de prag Vt sunt: Vt2 0,5...1,5V, Vt1 -1...-4V. Tranzistoarele au aceleai dimensiuni i acelai curent de dren. Pe circuitul ce include tensiunile de intrare ale tranzistoarelor se poate scrie:

34 Vref = VGS2 VGS1 = (Vt2+V) - (Vt1+V) = Vt2-Vt1 = Vt (deoarece cantit ile V sunt aceleai). Aceast tensiune este de ordinul 2...4V i este greu de realizat de valoare exact n schema din fig.2.10.+VDD I I (35A)-

VDS1= VDS2 T1 VGS1 W/L=50/10 T2

+

Vref

VGS2 W/L=50/10 2I (70 A)

-VSS Fig.2.9. Surs de tensiune de referin de tip Vt n continuare se va comenta rela ia aproximativ a lui Vt : Vt cu: Qio = sarcina indus n canal pe unitatea de arie la T1; Cox = capacitatea pe unitatea de arie poart-canal. Aceasta este foarte pu in dependent de temperatur (50ppm/C). Dar, prin modificarea uoar a dimensiunilor unui tranzistor fa de cellalt, dependen a de temperatur se poate reduce i mai mult (de la 50ppm/C la 5ppm/C prin creterea raportului W/L al lui T1). Tensiunea Vref = Vt rezultat depinde ns de procesul de fabrica ie i nu poate fi precis impus. Pentru ajustarea tensiunii de referin spre valoarea prescris se folosete schema modificat din fig.2.11. Aici: Vout = Vref (1 + R 2 R 1 )Qio Cox

35 astfel c, prin R1 sau R2, se poate face ajustarea (pe chip) a tensiunii de ieire.+VDD I I+

Vout

T1

T2 Vref=Vt 2I -VSS R1 R2

Fig.2.10. Ajustarea tensiunii de ieire

36

CAPITOLUL 3

ETAJE DIFEREN IALE3.1. Etajul cu sarcin rezistivEste realizat ca n fig.3.1, cu tranzistoare NMOS (canal n indus) [7],[2]. Substratul tranzistoarelor este legat la terminalul VSS i nu mai este figurat. Sarcina etajelor diferen iale este de obicei capacitiv (intrri pe por i de MOS din etajul urmtor).VDD RL i1 T1 vi1 vGS1 v o1 vod CL1 v o2 CL2 RL i2 T2 vi2

S vM IB VSS

S

vGS2

Fig.3.1. Etajul diferen ial simplu Se va studia mai nti caracteristica de transfer vod =f(vid) (sau comportarea la semnal mare) a etajului. Tensiunea de ieire ce se calculeaz va fi cea diferen ial iar la intrare se va considera tot tensiunea diferen ial (aceasta este amplificat de ctre amplificator i de aici i provine denumirea). Atunci pe bucla RL CL1 CL2 RL :v od = v o1 v o 2 = i 2 R L i1 R L = R L (i 1 i 2 ) = R L i od

unde s-a introdus curentul de ieire diferen ial iod = i1-i2 .

37 Avnd curentul de polarizare IB = i1+i2 , se pot scrie rela iilei1 = 1 ( I B + i od ) 2i2 = 1 ( I B i od ) 2

(3.1)

(prin rezolvarea ultimelor dou ecua ii). Tensiunea diferen ial este definit: vid = vi1 vi2 i este egal cu: vid =vGS1-vGS2 (3.2) (vezi bucla de intrare n fig.3.1). Se folosesc pentru tensiunile vGS rela iile deduse din ecua ia curentului unui tranzistor MOS n satura ie:vGS1

= Vt +

2i1 K

v GS 2 = Vt +

2i 2 K

(3.3)

cu K=KW/L, unde K este transconductan a de proces notat Kn pentru NMOS sau Kp pentru PMOS ; W=l imea canalului, L= lungimea canalului, Vt= tensiunea de prag. Aici s-au considerat tranzistoare identice (de acelai raport W/L) i s-a neglijat efectul tensiunii VDS asupra lui iD. nlocuind ecua iile (3.3) n (3.2) rezult :v id = 2 K ( i1 i2 )(3.4)

sau, folosind ecua iile (3.1) n aceasta din urm :

1+

i od i 1 od = IB IB

K v id IB

(3.5)

Aceasta este o ecua ie de legtur ntre iod i vid [2], ce trebuie rezolvat pentru c iod este cel ce conduce la vod care ne intereseaz n final. Rezolvarea este dat n [2]. Deoarece vod este propor ional cu iod prin rela ia vod = -RL iod, caracteristica de transfer a amplificatorului diferen ial cu sarcini rezistive n drene are forma dat n fig.3.2 [2]. Pe ea se pot citi excursii maxime de tensiune de intrare diferen ial i de tensiune de ieire diferen ial. Acestea se limiteaz n practic la distan a dintre

38vod RLIB -2(VGS-Vt) -(VGS-Vt) 0 (VGS-Vt) vid A B

2(VGS-Vt)

B

A

-RLIB

Fig.3.2. Caracteristica de transfer a etajului diferen ial punctele A i A sau chiar sub ele. n punctele B sau B ntregul curent IB trece printr-un singur tranzistor, cellalt fiind blocat. Caracteristica este neliniar.

Comportarea la semnal mic Pentru valori mici ale tensiunii vid (n jurul originii n fig.3.2) rezult din ecua ia (3.5):i od = IB Kn v id IB

i din aceasta:

i od =Rezult

K n I B v id = g m v id

vod = -RLiod = -gmRLvid ,

unde gmRL = ctigul n tensiune, acelai cu cel al unui amplificator cu un tranzistor. La tranzistorul MOS transconductan a gm este mult mai mic dect la bipolare (tipic de 10...40 de ori pentru situa iile obinuite). Transconductan a, la un curent oarecare de dren, multiplicat cu

39 rezisten a de ieire a tranzistorului d o imagine a cstigului de tensiune la joas frecven :g m ro 2L 2L VE = VGS Vt VGS Vt dx d dv DS 1

unde paranteza reprezint pe VE, xd este l imea regiunii srcite din apropierea drenei, iar L este lungimea canalului (fig.3.3) [14].VDS S n+ p VGS G L D n+

xd

Fig.3.3. Sec iune prin tranzistor cu regiunea de trecere a jonc iunii canal-substrat Rezult urmtoarele aspecte: - La un curent de dren fixat, reducerea lungimii L a canalului duce la scderea amplificrii; - De asemenea, reducerea l imii W a canalului are acelai efect la un ID impus pentru c VGS crete dac W scade. Din aceste motive dimensiunea minim a tranzistoarelor este dictat de amplificarea ce trebuie realizat. Pentru a realiza amplificri satisfctoare, dimensiunile W i L ale tranzistoarelor din AO sunt mai mari dect cele din partea digital, aflat pe acelai chip (n tehnologie CMOS, impus de partea digital). Observ ie: Dimensiunile tranzistorului sunt limitate inferior i din considerente de zgomot. - Ctigul de tensiune este invers propor ional cu ID (deoarece VGS -Vt este propor ional cu ID ). El devine comparabil cu cel al tranzistoarelor bipolare, n domeniul subprag (fig.3.4.) al func ionrii tranzistorului (la VGS < Vt , cnd n aparen tranzistorul MOS este blocat).

40gmro5002000 Domeniul sub prag

1A

10A

100A

1mA

ID

Fig.3.4. Ctigul de tensiune n func ie de curentul de dren Pentru amplificatoare de vitez mare ( SR mare) nu se poate ns folosi un curent de dren redus (vezi SRIB / Cc ). - Ctigul de tensiune este func ie i de doparea zonei canalului deoarece dxd / dVDS scade la creterea doprii. Se practic deci o dopare mai puternic n zona canalului, prin implant ionic, ob innduse astfel un ctig de tensiune mbunt it. 3.2. Etaje cu sarcini active Pentru creterea ctigului de tensiune se utilizeaz sarcini active (fig.3.5). La T3 i T4 i la cele din sursa de curent IB substratul este legat la terminalul S iar la T1 i T2 substratul este legat la VSS. Se consider mai nti cazul cnd sarcinile active sunt surse de curent mperecheate, la care analiza coincide cu aceea a unui etaj simplu cu un tranzistor . Apare ns problema polarizrii sarcinilor active ce lucreaz ca surse de curent. Acestea trebuie polarizate cu o astfel de tensiune nct s dea doi curen i care nsuma i s fac exact IB. Acest lucru este ns destul de dificil de ob inut . In fig.3.6 se prezint o alt schem n care polarizarea surselor mperecheate se realizeaz printr-o reac ie (de mod comun)[2]. Reac ia asigur men inerea egalit ii: ID3+ID4= IB

41+VDDPolarizare Surse mperecheate

T3 CL vo1 vo2 T2

T4

vi1

Fig.3.5. Etaj diferen ial cu sarcin activ simetric Aici tranzistoarele T5 i T6 conectate ca diode, mpreun cu rezistorul RB, impun curentul ID=IB/2 ( vezi rapoartele 1:2 i 1:1 ntre W/L de la tranzistoare). Tranzistoarele T3, T4 i T5 au acelai raport W/L i aceeai polarizare VGS dar rapoartele W/L pentru T6 i T7 sunt n raport de 1:2.T5 (D) RB 1 : 1 +VDD T3 1 : 1 CL ID vi1 ID T1 T2 vi2 T4Surse mperecheate

sau: ID

T6 (D)

Fig.3.6. Etaj diferen ial cu sarcini active mperecheate polarizate prin reac ie

+T1 1 : 2

vi2

IB -VSS

IB=2 ID T7 -VSS

42 Astfel, curentul lui T7 este IB=2ID adic exact suma curen ilor prin T1 i T2. Combina ia T6 cu T7 este oglind de curent. La fel, T3, T4, T5, formeaz o oglind de curent multipl. Nesimetria tranzistoarelor din aceste oglinzi (produs de imprecizia de fabrica ie) i inegalitatea tensiunilor VDS pot produce erori n mperecherea (egalitatea) curen ilor prin T1 i T2 . Astfel, dei schema din fig.3.6 pare performant n prim analiz, ea se va utiliza mai rar din cauza impreciziei n realizare. Utilizarea unei oglinzi simple ca sarcin pentru etajul diferen ial conduce la un circuit cu autopolarizare. Aceasta corespunde schemei simple realizat cu bipolare (fig.3.7) [1], [2].+VDD T3 1 : 1 T4

i1IB/2 vi1

i1Iesire nesimetric

i1T1 vM

IB/2 T2

i1

vo2 CL

2i1 rovi2

IB

ro = r o2 || r04

-VSS Fig.3.7. Etaj diferen ial cu sarcin activ tip oglind simpl Dac T3 si T4 sunt bine mperecheate, atunci curen ii lor de dren sunt apropia i i curg curen i aproximativ egali prin T1 si T2. Simetria (pentru curen i) este mai bun dect la bipolare. Rmne totui un efect Early. Faptul c tensiunile continue pe dioda T3 i pe tranzistorul T4 sunt mult diferite conduce la nesimetria curen ilor de dren i la decalaje (offseturi) mari la intrri.

43 Rezisten a de sarcin ro dat de ro2 || ro4 este aici extras n exterior. Ieirea nesimetric este impus de faptul c tensiunea variabil n drena lui T1 este neglijabil din cauza valorii reduse a rezisten ei dinamice prezentat de dioda T3 (aceast valoare este aproximativ 1/gm3). Tranzistorul T4 ofer o rezisten de ieire mult mai mare ro4 la joas frecven . Curentul alternativ prin sarcin este 2i1 (unde i1 este curentul variabil prin tranzistoarele T1, T2). Ca i la schema cu bipolare, oglinda de curent face conversia de la ieire simetric la nesimetric fr pierdere de amplificare (double to single conversion). Ctigul (amplificarea) de tensiune n gol, la joas frecven , ctigul etajului (din fig.3.7), cu vo1 0, este:A vo v v vo2 v o2 2i1 ro = od = o1 = = = v id v i1 v i 2 v i1 v i 2 v i1 v i 2 2g m v i1 v i 2 ro 2 = g m ro v i1 v i 2

care, conform ateptrilor, d : A vo = g m ro adic acelai rezultat ca i schema cu ieire diferen ial (simetric). Rezisten ele ro2 si ro4 se fac de obicei la fel de mari pentru c atunci ro = ro2 || ro4 este maxim. Rezisten a ro2,4 a unui MOS are formula : (3.6) unde: VE = tensiunea Early / L , (n [V/]), L = lungimea canalului iar VEL=VA (tensiunea Early). Se poate mri ro2,4 prin creterea lui L. Observa ie : Sarcina capacitiv (CL) schimb func ionarea etajului numai la frecven e suficient de mari, deoarece la joas frecven XCL >> ro (XCL la 1000 Hz este de ordinul n10M ). Banda de frecven a etajului diferen ial Este impus de polul dominant introdus de capacitatea CL de sarcin i Cpar din drena lui T2 , aflate n || ro (nod cu impedan mare):ro 2, 4 = V L 1 = E g ds ID

44B 2ro C L + C par

(

1

)

Al i poli, dar nedominan i, sunt provoca i de capacitatea parazit din drena lui T1 i uneori (cnd vM~0) de capacitatea parazit din nodul comun al terminalelor S ale lui T1 i T2 (noduri cu impedan mic). Viteza de cretere a tensiunii de ieire (SR = slew rate) La etajul diferen ial cu sarcin activ oglind, o tensiune de intrare de valoare 2 (VGS Vt ) sau 2I B / K (vezi fig.3.2) este suficient pentru a face ca tot curentul IB s treac printr-un singur tranzistor de intrare. Se va aprecia factorul SR pentru cazul unui astfel de semnal mare de intrare [2]. Oglinda de curent urmrete practic instantaneu acest curent, astfel c un curent constant de valoare IB este for at prin condensatorul CL. Panta tensiunii de ieire va fi atunci limitat i va reprezenta tocmai parametrul SR :SR = dv o dt =max

d(I B t / C L ) I B = dt CL

cu dv0 = dQ / CL i Q = IBt , IB = ct. Deci parametrul SR se poate mri dac se lucreaz la curen i IB (deci ID) mari. Oricum, se realizeaz SR mai mare dect la etajele diferen iale cu tranzistoare bipolare. Capacit ile parazite din alte noduri fac s scad fa de IB curentul ce l ncarc pe CL. Deci SR se mai reduce cu ceva. Din acelai motiv, la creterea tensiunii vo , SR este mai mare dect cel de la scderea tensiunii vo . Performan ele de zgomot Pentru un etaj diferen ial cu sarcin activ de tipul oglind de curent simpl (fig.3.7) zgomotul echivalent total de la intrare este mai mare dect cel al unui singur tranzistor [1],[14]:v 2 .tot zgeq = v 2 .1 zgeq + v 2 .2 zgeq g + m4 g m2 2 v zgeq .3 + v 2 .4 zgeq 2

(

)

45 n care s-au considerat egalit ile gm1= gm2 , gm3 = gm4. Se constat c zgomotul tranzistoarelor principale, T1 si T2 (de intrare) se regsete integral n zgomotul total, n timp ce contribu ia tranzistoarelor din sarcina activ (oglinda) este redus cu un factor (acesta se face subunitar). Exploatarea acestei chestiuni se are n vedere la proiectare. n continuare se pun separat n eviden zgomotul de tip 1/f i cel termic. Astfel, avnd expresia puterii de zgomot de tip 1/f (de licrire) pentru un tranzistor n intervalul de frecven f : K F f v 2 .f = zgeq 2 WLCox f cu ajutorul rela iei zgomotului total al etajului diferen ial de mai sus se ob ine (pentru schema din fig.3.7) : K Fp p L2 f K Fn 2 2 v zgeq.f .tot = 21 + 2 W2 L 2Cox K Fn n L2 f 4 cu p/n =1/2,5 i n care s-a folosit pentru gm rela ia :g m = 2KI D = 2K W ID L

unde K = Cox i s-a inut cont de tipul tranzistoarelor (canal n sau canal p). Factorul: K Fp p L22 21 + K Fn n L24

se cheam factor de exces de zgomot 1/f i arat de cte ori este mai mare zgomotul etajului diferen ial fa de cel al unui singur tranzistor. Acest factor se poate reduce spre valoarea 2 dac se realizeaz L4 suficient de mare fa de L2. Se constat c zgomotul total de tip 1/f nu depinde de W3 = W4 . n schimb, el se poate reduce prin creterea l imii W1 = W2 . Pentru zgomotul termic [14], avnd expresia corespunztoare unui singur tranzistor n intervalul f :v 2 .t zgeq 8kT 1 f 3 gm

46 se ob ine n acelai mod pentru etajul diferen ial:v 2 .t .tot zgeq p (W4 / L 4 ) 8kT 1 f 21 + 3 g m2 n (W2 / L 2 ) g m = 2C ox W ID L

cu

Intervine i aici un factor de exces de zgomot termic: p (W4 / L 4 ) 21 + n (W2 / L 2 )

cu p / n 1 / 2,5 i se observ c pentru reducerea zgomotului trebuie ca frac ia:

(W / L )2

/ (W / L )4

s fie fcut cel pu in de cteva unit i adic (L/W)2>gm4. n cazul unor preten ii deosebite de zgomot redus, este bine ca tranzistoarele principale (T1 , T2), s fie de tipul cu canal p, iar cele de sarcin, cu canal n. Aceasta, pentru c zgomotul tranzistoarelor cu canal p este considerabil mai mic dect al celor cu canal n. Pentru celelalte tipuri de etaje diferen iale rezult rela ii i concluzii similare privind zgomotul echivalent total la intrare. Dac se folosete ieire diferen ial, zgomotul tranzistoarelor de sarcin dispare. Sursele VDD si VSS precum i sursa de curent IB nu contribuie practic la zgomotul total echivalent al etajului diferen ial. Tensiunea de decalaj sau offset Tensiunea de offset a unui etaj diferen ial are dou componente : una sistematic i alta aleatoare. Prima rezult din proiectarea circuitului (n special a amplificatorului complet cu mai multe etaje) i exist chiar dac dispozitivele din etajul diferen ial de intrare se mperecheaz ideal.

47 Este vorba de impunerea corect a rapoartelor dimensionale W/L ale tranzistoarelor pentru realizarea curen ilor necesari pe traseul comun din surse i din etajul urmtor cuplat direct cu primul (cum se va studia la amplificatorul opera ional). Aici se va prezenta doar problema offsetului aleator datorat nemperecherii perfecte a dispozitivelor din etajul diferen ial (de intrare) [1]. Pentru schema etajului diferen ial din fig.3.5, considernd numai nemperecherea tensiunii de prag i a raportului dimensional W/L, offsetul aleator este determinat de diferen a tensiunilor VGS :Vio = VGS1 VGS1 = Vt1 + 2I D1 Vt 2 + K (W / L )1 2I D 2 K (W / L )2

Dac se introduc diferen ele ntre mrimile ID1 ID2 , Vt1 Vt2 , (W/L)1 (W/L)2 i valorile medii ale perechilor acestora, iar curen ii de dren se scriu n func ie de rapoartele dimensionale ale tranzistoarelor oglinzii de curent i de gm , se ob ine (n cazul cel mai defavorabil cnd termenii au acelai semn):Vio = Vt12 + Vt34 g m4 (VGS Vt )1,2 + g m2 2 (W / L)12 (W / L)34 + (W / L)3,4 (W / L)1,2

unde: Vt1-2 reprezint nemperecherea (nesimetria) tensiunilor de prag ale tranzistoarelor principale; Vt3-4 reprezint nemperecherea (nesimetria) tensiunilor de prag ale tranzistoarelor oglinzii de curent. Al doilea termen se reduce prin realizarea condi iei gm2 >> gm4 care concord cu aceea de reducere a zgomotelor. Termenul al treilea reprezint nesimetria rapoartelor dimensionale ale tranzistoarelor. El se poate reduce doar prin asigurarea func ionrii tranzistoarelor la VGS Vt redus, deci la curent redus de dren. Pentru reducerea offsetului exist totui solu ia geometriei cu centru comun. Aceasta micoreaz eroarea geometric prin dublarea ariei tranzistoarelor (realizarea fiecrui tranzistor din dou conectate

48 n paralel) i eroarea cauzat de diferen a de temperatur printr-o simetrizare termic. Factorul PSRR (power supply rejection ratio sau SVRR - supply voltage rejection ratio) Acest factor este de importan considerabil n proiectarea amplificatoarelor cu MOS interne. Un motiv este acela c n sistemele analogdigitale complexe circuitele analogice trebuie s coexiste pe acelai chip cu cantit i mari de circuite digitale. Chiar dac se fac pe chip trasee de alimentare separate pentru pr ile analogic i digital, este greu s se evite total cuplajul dintre ele deci zgomotul digital n sursele analogice.Dac aceste semnale ptrund prin cuplaj n calea de semnal analogic mic stric raportul semnal / zgomot al circuitului. O analiz mai extins a factorului PSRR se va face la capitolul de amplificatoare opera ionale. Aici se arat modul n care intervin la nalt frecven ci de cuplare ntre sursele de alimentare i calea de semnal la etajul diferen ial. Cuplarea are loc prin intermediul capacit ilor parazite ale tranzistoarelor din etajul diferen ial (de intrare) de la VSS, direct pe intrrile AO (fig.3.8).+VDD Cgs IB

In

T1

T2

Cgd T3

-VSSFig.3.8. Cuplajul dintre sursele de alimentare i intrare

49 Dac la intrarea lui T1 este conectat o capacitate (la integratoare, filtre active sau circuite de eantionare - memorare) atunci acolo intervine un divizor capacitiv, la care se poate estima semnalul parazit introdus pe intrarea AO. Cnd nodul In are impedan a mare, semnalul parazit transmis este i mai mare. Cauzele apari iei semnalelor parazite de la sursele de alimentare n drena i sursa lui T1 si T2 sunt prezentate n continuare, mpreun cu solu iile pentru mbunt irea rejec iei acestor semnale : a). Transmiterea varia iei sursei -VSS n drenele tranzistoarelor T1 , T2 (n special la T1 prin dioda cu rezisten redus T3); solu ia poate consta n folosirea configura iei cascod pentru tranzistoarele principale (cu tranzistoare nseriate n drenele lui T1 si T2). b). Varia ia curen ilor de dren ai tranzistoarelor T1 , T2 cnd referin a sursei de polarizare IB depinde de tensiunea unei surse VDD sau VSS , varia ie transmis i asupra tensiunilor VGS (pe capacitatea Cgs); solu ia const n folosirea unei surse de curent IB independent de VDD si VSS . c). Varia ia polarizrii substratului la T1 si T2 dac substratul este legat la sursa VDD (sau la un poten ial dependent de VDD), transmis asupra tensiunii de prag Vt i deci asupra lui VGS. Solu ia se afl n legarea insulei n (substratul) a tranzistoarelor T1 , T2 la sursa tranzistoarelor respective (atunci tranzistoarele cu canal p din sursa de curent IB vor avea insul n separat, legat la +VDD). d). Cuplaje prin ncruciri ntre conexiunile AO i ale sistemului complet, ceea ce oblig la realizarea unui layout dup anumite principii. Factorul CMRR Pentru creterea factorului CMRR al etajului diferen ial e necesar s se asigure urmtoarele condi ii : - conductan a gm ct mai mare la tranzistoarele principale, - rezisten a de ieire ro a sursei de curent de polarizare IB (din ramura comun) ct mai mare (lucru realizabil prin creterea lungimii canalului), - dac este posibil, s se foloseasc sarcin activ cu surse mperecheate i ieire diferen ial.

50 CAPITOLUL 4

AMPLIFICATOARE OPERA IONALE4.1. Performan e impuse AO cu CMOS Performan ele impuse AO ce vor fi realizate ca i componente de sine stttoare (singure pe chip) sau ca i componente ntr-un sistem integrat difer adesea. Cea mai important diferen const n faptul c, pentru AO de uz general (singure n capsul), trebuie asigurate performan e independente de ncrcare a ieirii prin sarcin rezistiv (ce coboar pn la 2k sau chiar 1k) sau prin sarcin capacitiv (de ordinul a ctorva sute de pF). Pentru un AO intern dintr-un sistem integrat, sarcina amplificatorului este definit exact i este adesea pur capacitiv (cu valoare de c iva pF). Intr-un sistem integrat, numai unele dintre AO incluse trebuie s comande o ieire a chipului, unde sarcina rezistiv i capacitiv este important (mare) i cu diverse valori. Pentru comanda acestor ieiri sunt necesare AO denumite buffere, ce difer ca structur de cele interne- ale cror ieiri nu ajung la pinii chipului pentru a se folosi n exterior. La AO interne, adesea, parametri ca: offset-ul de tensiune, CMRR-ul, gama tensiunilor comune de intrare, pot fi mai pu in importan i. Pot conta mult, n schimb, parametri ca: puterea disipat, ctigul de tensiune, zgomotul propriu, SVRR (notat i PSRR), aria ocupat. Parametrii importan i depind totui de aplica ia n care sunt incluse AO interne. n cazul AO interne, sistemul ce le utilizeaz poate fi conceput astfel nct offset-ul de tensiune (mare la AO cu MOS ) s conteze mai pu in. Parametrii principali ai unui AO intern precum i cei ai unui AO independent uzual, sunt da i comparativ n Tabelul 1. Ultimul din acestea are, desigur, i etaj final, care mrete aria ocupat i curentul consumat n gol. Tehnologia este de 4m, asemntoare. O mare parte din parametri sunt apropia i pentru c partea principal a schemei amplificatoarelor, adic primele doua etaje diferen ial i prefinal, sunt asemntoare. n cele ce urmeaz se studiaz amplificatoarele opera ionale ,,interne[2].

51 Tabelul 1 ParametrulCtigul n tensiune Puterea disipat n gol Frecven a de ctig unitar(f1) SR pentru un semnal mare Offset de tensiune CMRR SVRR (notat i PSRR) la j. frecven Zgomot echivalent la intrare Arie ocupat pe plachet

AO intern50dB 0.5mW 4MHz 8V/ s 2mV 8odB 80dB 100nV/ Hz 15.10-3mm2

AO independent100dB 5mW 1MHz 2V/ s 5mV (10mV) 100dB 80dB 60nV/ Hz 60.10-3mm2

(v )2 zg

4.2. Structura cu dou etaje Structura cel mai mult utilizat (de baz) cu dou etaje amplificatoare n conexiune SC este prezentat n fig.4.1, [1]. Realizarea lui concret este n figura urmtoare (fig.4.2).+VDD IB ID5

In.1

T1

T2

In.2

Cc

Out T5

T3

T4

-VSS Fig.4.1. Schem simpl de AO intern

52 Etajul diferen ial este simplu, cu sarcina activ oglind de curent. Ieirea va fi nesimetric. Folosind tranzistoare principale cu canal p (indus) n etajul diferen ial i cu canal n (indus) n al doilea etaj, se evit un etaj intermediar pentru deplasare de nivel. Aceast configura ie asigur performan e bune i se poate face compensarea (corec ia) n frecven cu un singur condensator de valoare redus (corec ie Miller sau cu separare de poli pole splitting.) Se analizeaz n continuare performan ele circuitului din fig.4.1. Schema acestui AO se realizeaz practic ca n fig.4.2 [2],[14].+ VDD

1 : 1T8

T5 IB

2 : 1

T6

In 1

T1

IB

T3Etaj 1

T4

T7

- VSS

Etaj 2

Fig.4.2. Amplificatorul opera ional CMOS Miller OTA La joas frecven ctigul primului etaj (diferen ial), presupunnd T1, T2 respectiv T3, T4 identice (pe perechi), este:A v1 = g m1 (ro 2 ro 4 )

Ctigul de tensiune al etajului 2 este: iar ctigul total al AO este:

A v 2 = g m 7 (ro 6 ro7 )

Av=Av1.Av2

Pentru aplica ii interne de AO ctigul total de tensiune pe dou etaje poate fi de ordinul ctorva mii, deci este necesar un ctig de ordinul 50...70 pe un etaj. Se adopt atunci:

2ov

1ov

v

T2

In 2 Cc

Out CL2

53VGS Vt = 2I D = n 100mV (W / L ) K

prin intermediul lui ID i W/L. Doparea suplimentar a substratului (n zona canalului) la T1, T2 se adopt astfel ca distan a xd 1/5L pentru VDS = n V. Offset-ul de tensiune Tensiunea de offset de la AO rezult din cauza impreciziei calculrii i realizrii schemei (offsetul sistematic) dar i din cauza nesimetriilor componentelor care ar trebui s fie identice (offset aleator) [2],[14]. La AO cu MOS, din cauza amplificrii mai mici a primului etaj diferen ial, poate conta mult i offset-ul de tensiune al etajului al doilea. La etajul diferen ial din fig.4.2, datorit cuplajului spre T7, tensiunea din drena lui T2, deci tensiunea VDS4, se poate face egal cu VDS3 si VGS3 pentru c : VDS4 = VGS7 = VGS3 deci s-ar elimina efectul Early la etajul 1. Astfel se ob ine un offset mai redus. n acest scop se poate asigura prin T7 acelai curent ca prin T3,T4 i anume, prin realizarea n sursa de curent cu T6 a unui curent pe jumtate din curentul lui T5. Deci: E Egalitatea ultim se realizeaz n special din W5 pentru c lungimile L ale tranzistoarelor implicate se iau identice (lungimile sunt mai sensibile la imprecizia procesului de fabrica ie). Totui, din motive de zgomot, tranzistoarele T3 si T4 ar trebui s aib transconductan a redus (W\L redus), iar din motive de comportare n frecven , T7 ar trebui s aib transconductan a mare (W\L mare). Cu toate acestea egalit ile (4.1) primeaz cnd trebuie realizat un offset sistematic redus. Offset-ul aleator la perechea T1-T2 din etajul diferen ial depinde n principal de nesimetria tensiunilor de prag Vt ale tranzistoarelor dac acestea lucreaz la VGS -Vt redus. Aceasta(W\L)3 = (W\L)4 = (W\L)7 ; 1\2(W\L)5 = (W\L)6 (4.1)

54 nseamn ID redus i un parametru SR mai redus. Nesimetria Vt depinde foarte mult de precizia procesului de fabrica ie. Se poate mbunt i situa ia folosind geometria cu centru comun i cu arie mrit a tranzistoarelor (cte dou n paralel). Cu aceste msuri se coboar offsetul de tensiune al AO la cca. 2mV. Rspunsul n frecven . Compensarea n frecven (corec ia) Solu ia cea mai simpl pentru compensarea n frecven este compensarea Miller sau cu separare de poli ca i la AO de genera ia a 2-a cu bipolare, totui, sunt diferen e din cauza transconductan ei gm, mai mici la tranzistoarele MOS. Circuitul echivalent aproximativ, pentru cele dou etaje, este cel din fig.4.3 unde Cc >> CL1. De aceea cei doi poli pe care i prezint func ia de transfer vo2/vi1 a amplificatorului cu dou etaje sunt mult diferi i ntre ei (fr demonstra ie), [14]:G1 vi1 gm1vi1 vo1 G7 ro CL1 Cc vo2 r CL2

etajul 1 (etajul diferential)

etajul 2

Fig.4.3. Circuitul echivalent pentru semnal mic al AO din fig.4.2p1 1 C M ro'

=

(

1 1 + g m 7 ro'' C c ro'

)

e un pol dominant, unde CM = capacitatea Miller ip2 = g m7 C c C L1C L 2 + C L1C c + C L 2 C c

Rezult: | p2| >> | p1| . Cei doi poli sunt deprta i puternic unul de altul, de aceea metoda de compensare se mai numete cu separare de poli (pole splitting). Frecven a de amplificare unitar f1 se poate determina cu aproxima ie pe un circuit simplificat fa de cel din fig.4.3. i anume,

o

gm7vo1

(4.2)

55 un circuit n care CL1 i CL2 sunt neglijate. Circuitul va prezenta o caracteristic de frecven cu un singur pol, dominant, dat de p1. Amplificarea total are atunci forma:A vtot = g r ' g r '' A vo = m1 o m7 ' o 1 + j / p1 1 + jC M ro' g m1g m 7 ro ro''

Cnd pulsa ia se apropie de 1 atunci:A vtot =' g m1g m 7 ro' ro'

1+

2

C 2 ro'2 M

1+

(

g m 7 ro''

)

C c ro'

g m1 C c

g m1 Cc Caracteristica de frecven a circuitului echivalent din fig.4.3 mai prezint ns i un zero, la pulsa ia:i cnd A vtot = 1 atunci rezult : 1 z = z = g m7 Ccz g m7 1 g m1

Raportnd aceast pulsa ie la 1 se ob ine:

Deci loca ia zeroului nu este departe de pulsa ia 1. Aici gm7 > gm1 doar cnd tranzistoarele lucreaz la curen i de dren diferi i i anume ID7 > ID1(2) iar transconductan ele sunt propor ionale cu ID. Dei se pare c acest zero nu ar avea efect defavorabil asupra stabilit ii amplificatorului totui zeroul este n semiplanul drept al diagramei Nyquist. Zeroul pozitiv introduce un defazaj de - 900 n diagrama de faz. Aceasta nseamn c, dac la AO se folosete o reac ie negativ, la frecven e mari reac ia poate deveni pozitiv. Fizic acest lucru se explic prin untarea de ctre Cc la frecven e mari a etajului n conexiune SC realizat cu T7 i deci eliminarea inversrii de faz fcut la joas frecven de tranzistorul T7. Tranzistorul T7 cu drena scurtcir- cuitat la poart se comport ca o diod cu rezisten a dinamic 1/gm7 Astfel, amplificarea AO din fig.4.2 va deveni: g 1 g m1 = m1 g m7 g m7

56Av [dB] gm1gm7roro-20 dB/dec

0dBg m1 g m7

1

z

p1

log

Fig.4.4. Diagrama Bode a amplificrii de tensiune (vezi fig.4.4). S-au elaborat dou solu ii pentru eliminarea zeroului din semiplanul drept. Una const n introducerea unui repetor pe surs ntre ieire i condensatorul Cc pentru a preveni propagarea semnalului nainte prin condensatorul Cc. Acest repetor complic circuitul pentru c trebuie polarizat [14]. O alt solu ie, mai simpl, este de folosire n serie cu Cc a unei rezisten e Rz de anulare (z de la zero) [14]. Pulsa ia zeroului va deveni atunci :z= 1 1 Cc g Rz m7

care tinde la cnd Rz= 1/gm7 i efectul acestuia dispare. Dac Rz se ia mai mare, zeroul se mut n semiplanul stng al diagramei Nyquist i va avea efect favorabil, de cretere a rezervei de faz a amplificatorului n zona lui 1. Mai intervine o problem de frecven n cazul ncrcrii capacitive puternice a ieirii AO (cnd acesta nu are un etaj final). Astfel, dac doar CL1 este neglijabil n circuitul echivalent din fig.4.3 atunci polul p2 devine (rela ia 4.2):p2 g m7 C c g m7 C L2 C c C L2

iar

p2 1

=

g m7 C c g m1 C L 2

57 Deoarece tranconductan ele gm1 si gm7 sunt relativ apropiate, atunci cnd CL2 este de ordinul lui Cc , pulsa ia polului 2 se apropie de 1 (nc o frngere n diagrama de amplitudine) ceea ce nrut ete rezerva de faz pentru amplificarea unitar. Slew-rate -ul AO (fr etaj final) Att timp ct capacitatea de sarcin de la ieire, CL2 , este relativ redus, va conta factorul SR stabilit n capitolul anterior pentru etajul diferen ial (fig.3.7):SR int ern = IB Cc

acesta este denumit intern pentru c este impus de capacitatea dintrun nod interior al AO. Dac ns CL2 (de la ieirea AO) devine mare, ea va impune prin ncrcarea sa factorul SR. Acesta va deveni:SR extern = I D6 I B CL2

pentru

I D6 = I D7 > I B

deoarece IB este luat de Cc. Acesta este mai mic dect cel intern. Este clar c trebuie folosit un curent mai mare la etajul al doilea cnd capacitatea CL2 este mai mare. Factorul de rejec ie a varia iei surselor de alimentare PSRR Factorul PSRR pentru nalt frecven reflect sensibilitatea circuitelor AO la perturba iile din surse. El se poate defini:v od vs v A PSRR = = id = dd v id v od As vs (4.3)

cu vs varia ia sursei de alimentare (semnal parazit suprapus) adic prin raportul ctigului de tensiune diferen ial (pe traseul intrare-ieire al AO) i al ctigului pe traseul de surs de alimentare - ieire. Cu alte cuvinte, semnalul parazit echivalat la intrarea amplificatorului i provenind dintr-o surs de alimentare este egal cu semnalul parazit suprapus peste acea surs, mpr it cu factorul PSRR: vs v iseq = PSRR

58 Schema de baz a AO din (fig.4.2) este total neperformant din punct de vedere al PSSR- adic cel pentru sursa negativ [2]. Un motiv este acela c pe msur ce frecven a semnalului parazit de pe sursa -Vss crete, impedan a condensatorului de compensare Cc scade, untnd tranzistorul T7 ce apare conectat ca diod (cu scurtcircuit poart-dren prin Cc). Cu rezisten a dinamic redus 1/gm7 ctigul de la sursa Vss pn la ieire este apropiat de 1 (semnalul parazit se transmite aproape integral la ieire). In fig.4.5 se vede c PSRR - scade la unitate (0dB) la o pulsa ie apropiat de 1, ca i Add. Au fost concepute din acest motiv arhitecturi de AO la care situa ia PSSR - este mbunt it.PSRR -

~80dB-20dB/dec

~ 1 p1

Fig.4.5. Diagrama Bode a PSRR Spre deosebire de PSSR - , factorul PSSR + , pentru sursa pozitiv, este de valoare mare (cca.60dB) ntr-o band mare de frecven [2]. 4.3. Scheme mbunt ite de AO Amplificatorul opera ional din fig.4.1. este mult folosit n prezent dar cu unele modificri. Pentru ob inerea de performan e superioare s-au aplicat i alte tehnici de circuit. n acest paragraf se studiaz mai nti modificrile n structura de baz (fig.4.1) apoi alte tehnici de realizare a AO [4], [36] . Compensarea prin cascod pentru creterea factorului PSRR In fig.4.6 tranzistoarele T8 i T7 apar n montaj cascod, de unde provine denumirea metodei [14]. Cum s-a vzut anterior, la schema AO de baz, factorul PSRRscade cu frecven a semnalelor parazite suprapuse peste sursa negativ

59 de alimentare din cauza capacit ii Cc. In principiu, dac s-ar conecta captul din stnga al condensatorului Cc la o mas virtual (n c.a.) atunci tensiunea condensatorului Cc nu s-ar mai modifica n func ie de tensiunea sursei de alimentare negative.+VDD

I IB S T8 T1 T2 Cc

ID6

Out cascod

In -

In + T7

T3

T4 -VSS

I

Fig.4.6. Compensare cu Cc inclus n configura ia cascod In realitate nodul S al lui T7 nu este o mas virtual perfect, aa c n mod obinuit se ob ine doar o scdere a lui As de cca. 10 ori, deci o cretere a factorului PSRR - cu un ordin (adic 20 dB) fa de graficul din fig.4.5. Rezistenta 1/gm8 nseriat cu Cc ndeprteaz zeroul pozitiv. Rezult urmtoarele dezavantaje : - n schem sunt necesare componente suplimentare pentru realizarea surselor de curent I, care polarizeaz tranzistorul T8 n regiunea de satura ie. - din cauza acestor componente suplimentare rezult un offset de tensiune i un zgomot echivalent mai mare .

60 Creterea ctigului de tensiune al etajului diferen ial prin montaje cascod Creterea rezisten ei de ieire a tranzistoarelor principale ale etajului diferen ial se realizeaz prin montaj cascod, iar a sarcinii active fie prin folosirea oglinzii cascod fie a unei oglinzi Wilson . Se tie c rezisten a de ieire a unei oglinzi cascod este cu aproxima ie:roc g m ro2

Adic, aceasta este mai mare dect la un tranzistor simplu de un numar de ori egal cu ctigul n tensiune al acestui tranzistor. Ctigul de tensiune al primului etaj va crete astfel de gmro ori ! Schema care utilizeaz cascoda n amplificator i n sarcina activ este dat n fig.4.7 [1],[14].I1 InTranzistoare principale cascod

+V

T1 T9 T1A I2

T2

In

T2A

T3

T4

Fig.4.7. Folosirea cascodelor n amplificator i n sarcina lui activ O surs cascod poate fi introdus i n drena lui T8 din al doilea etaj amplificator (adic n sursa I3) cnd ctigul de tensiune

)

Etajul 1- diferential

SGV

Sarcin activ cascod

+T3A

I3

Cc T6

Ou

T4A

T8 T7 -V

Repetor (T6

Etajul 2

61 trebuie fcut mai mare. Etajul repetor cu T6 (avnd ca sarcin activ pe T7) are rol de etaj de deplasare de nivel (cu VGS). n acelai timp el este un repetor cuprins n circuitul de compensare (n serie cu condensatorul Cc din punct de vedere al lui T8). Astfel, zeroul pozitiv din expresia ctigului AO (ntlnit anterior) nu va mai avea efectul de nrut ire a stabilit ii. La tranzistorul T9 raportul W/L (curentul de dren) se adopt astfel nct T1 i T2 s fie men inute n satura ie. Un dezavantaj al acestui amplificator const n reducerea gamei semnalului comun al primului etaj, care s-ar mai putea mbunt i doar printr-o polarizare optimizat a cascodelor tranzistoarelor principale i de sarcin. Folosirea conexiunilor SC i GC (cascod mpturit) pentru creterea benzii de frecven In AO de baz considerat pn acum s-au utilizat dou etaje amplificatoare ambele n conexiune SC. n fig.4.8 se prezint o tehnic bazat pe conexiuni SC-GC (cascod) [1],[7],[14].+ T8Pol .

T9

T7 IB

Sarcina activ pentru T4

In +Amplif. "cascod mpturit (T1,T2,T3,T4)

T1

gm2vi1

T5Pol

Etaj 1 diferen ial (conex. SC)

Fig.11.9. Amplificator opera ional cascod mpturit

V

T10In -

T2

T11 roeq Out vo4 T4Pol .

vin1 T3

CL

Cgs

T6

Montaj cascod (T4 i T6 T2)

Etaj 2 (T4) conex. GC

-V

62 n cele ce urmeaz se studiaz performan ele, avantajele i dezavantajele acestui amplificator opera ional. Ctigul de tensiune la frecven e joase este aproximativ acelai ca la AO de baz din fig.4.1. i 4.2. Astfel, neglijnd rezisten a de ieire n drena lui T6, curentul variabil de dren al lui T4 este acelai cu cel al tranzistorului T2 (curentul iese n sursa lui T4 i intr n drena lui T2) i este gm2vi1. Atunci ctigul de tensiune al amplificatorului complet (n drena lui T4) este dat de tensiunea de ieire: vo4 = -gm2vi1roeq unde roeq reprezint sarcina rezistiv echivalent de la ieire: roeq = ro4c || ro11c cu ro 4 c g m 4 ro 4 (ro 2 ro 6 ) iro11c g m11 ro11 ro 9

(cu indicele c de la cascod). Cu acestea: Av = i are valoarea de ordinul miilor. Trebuie remarcat c tranzistoarele T1,T2 fac fiecare un montaj cascod cu T3 i T4 i c rezisten a de ieire a amplificatorului este cea a dou cascode n paralel: T11 + T9 i T4 + (T2 T6) Avantajul principal al acestui tip de amplificator opera ional este acela c nu necesit o compensare n frecven de tip Miller (cu Cc), care ar introduce un pol dominant i ar reduce la minim banda de frecven a AO cu reac ie. Aici compensarea (corec ia) de frecven o face nsi capacitatea CL i aceasta nu produce un pol. Un prim pol l introduce capacitatea de intrare Cgs a tranzistorului T4, iar frecven a lui este foarte mare (este amplificator cascod). Un al 2-lea pol este produs de oglinda cascod T11-T10-T9-T8 (sarcina cascodei T4-T2). Astfel, schema poate asigura o band de frecven mare fr pericol de instabilitate la nchiderea unei reac ii negative. Acest amplificator se aplic n special n filtre cu capacit i comutate, de nalt frecven i n comparatoare rapide (are SR mare). Un alt avantaj al AO din fig.11.9 este acela c posed un PSRR de valori mari i la frecven e ridicate, dac CL nu este conectatvo 4 = - gm2roeq vi1

63 la vreo surs de alimentare sau ntr-un punct cu tensiune dependent de sursa de alimentare. Un prim dezavantaj al AO din fig.4.8 este acela c, avnd la ieire montaje cascod, excursia maxim de ieire este mai redus dect aceea a AO de baz. Pentru a se extinde cu ceva excursia de tensiune, sursa de polarizare a tranzistoarelor T3,T4 face ca T5 i T6 s lucreze n cotul caracteristicilor de ieire, adic, la VGD = Vt. Polariznd special i pe T11 (polarizare optimizat), excursia se extinde atunci pn la V+- 2(VGS Vt) sau V+- 0,8V Dac ns trebuie realizat i o rezisten de ieire de valoare mare, polarizarea se va face cu cteva zecimi de Volt n interiorul regiunii de satura ie i atunci, excursia se mai reduce. Un alt dezavantaj al schemei din fig.4.8 este legat de zgomotul echivalent de la intrare, care poate crete din cauza creterii numrului de componente [1],[14]. Admi nd c T1....T4 i T8....T11 au acelai curent, zgomotul de tip 1/f (flicker) de joas frecven , echivalat la intrare, se poate scrie:v2 f = zgeq2 2 KFn n L1 L1 df KFp 2 1 + 2 + 2 KFp p L6 L9 f W1L1C ox

(4.4)

unde KFp i KFn sunt constante ce depind de tehnologie, pentru canal p i n, n i p sunt mobilit ile electronilor i golurilor, df este banda de frecven pentru care se determin valoarea medie ptratic a tensiunii de zgomot (puterea de zgomot). Termenii al 2-lea i al 3-lea din parantez n rela ia (4.4) se pot reduce ca efect prin alegerea corespunztoare a raportului lungimilor de canal. n acest fel, zgomotul se aduce numai spre cel produs de tranzistoarele T1 i T2 (factorul ce nmul ete paranteza). Deci L1 se face mai mic dect L6 i L9. Considerente asemntoare se aplic i pentru zgomotul termic [1]. Factorul de exces de zgomot este practic acelai cu cel din formula (4.4) i este >2. Al treilea dezavantaj: offsetul amplificatorului este i el mai mare, tot din cauza numrului mai mare de tranzistoare.

64 Slew-rate-ul AO analizat aici este uor de calculat, deoarece curentul IB al lui T7 este transmis (n cazul semnalelor mari de intrare) pn la sarcina capacitiv CL. Astfel SR= IB/CL. n realitate n schem mai sunt capacit i parazite, ce preiau din curentul IB i reduc SR-ul fa de cel dat de formul. 4.4. Scheme speciale de AO AO cu etaje n clas AB Multe circuite analogice cu CMOS, comercializate, utilizeaz circuite amplificatoare cu 1-2 etaje n clas AB. Acestea permit ca n repaus s se consume curent redus de la sursele de alimentare iar cnd sarcina lucreaz cu curent mare, acesta poate fi furnizat (cnd semnalul de la intrare este mare) [14]. Cel mai des se ntlnete etajul de ieire n clas AB din buffere. Cnd este necesar ns o reducere i mai mare a consumului de curent n repaus, clasa AB se extinde i la etajul prefinal sau chiar la etajul de intrare ! Un motiv suplimentar important pentru a folosi clasa AB i la etajele de semnal mic l constituie necesitatea unui curent mai mare dect cel de repaus, pentru a ncrca n timp scurt capacitatea de sarcin ori de compensare n frecven (deci pentru realizarea unui factor SR mare). Un exemplu de amplificator opera ional care utilizeaz etajul al doilea de tipul n clas AB dar n conexiune SC este dat n fig.4.9 (pt. V+ ,V- mici) [14]. Primul etaj diferen ial are structur clasic. Aici poarta lui T2 este atacat prin repetorul pe surs (T8), realizndu-se deplasarea de nivel de tensiune cu VGS necesar. Cnd la ieirea primului etaj (vo1) apare o excursie de tensiune pozitiv se reduce curentul prin T1 i, datorit deschiderii mai puternice a lui T8, curentul prin T2 poate crete fa de valoarea de repaus dac sarcina impune un curent mare. Dac excursia de tensiune din drena lui T5 este negativ, crete curentul prin T1 i scade prin T2, sarcina de la ieire putnd primi un curent mai mare (care iese din amplificator). T9 este sarcina activ a lui T8.

65V+ T6 T7 T8 In + C2 T1 C1 T1 Out T1

vo1 In T4 T5

T3Polarizare

T9

T2 V-

Etaj diferen ial

Etaj repetor pt.deplasare de nivel

Compensare n frecven

Etajul 2 Amplif. clas AB (conex. SC)

Fig.4.9. AO cu etajul al doilea (final) n clas AB Tranzistoarele T10 i T11 au comportare de rezisten e (lucreaz doar n c.a., deoarece sunt nseriate cu condensatoarele C1 i C2 ; astfel prin ele nu este component continu de curent). Rolul unui astfel de rezistor este acela de nlturare a efectului zeroului pozitiv din caracteristica de frecven a AO, discutat ntr-un paragraf anterior. Ansamblul T10T11 asigur rezisten a necesar pentru ambele sensuri de curent (deci pentru c.a.). Realizarea astfel a rezisten ei RZ este mai simpl. Amplificatoare cu ieire diferen ial Cum s-a artat, PSRR este un parametru important pentru AO ce se utilizeaz n circuitele integrate complexe analog/digitale. n plus tensiunile de alimentare folosite sunt n continu scdere i pierderea de excursie la cascode devine important. Aceste dou considera ii conduc la fo