COMANDA SISTEMELOR DE ACTIONARE ELECTRICA

Circuite logice combinationale

Sisteme logice cu memorie

Automate finite elementare

I. Circuite logice combinationale

Circuitele logice sunt circuite electronice care opereaza cu semnale logice (digitale) ce pot lua doar doua valori (niveluri) logice:

Nivelul logic 0: semnifica, lipsa semnalului (0V);

Nivelul logic 1: semnifica, prezenta semnalului (5V, ). Circuitele alcatuite din portile logice de baza, a caror operare poate fi descrisa cu ajutorul algebrei Booleene, se numesc circuite logice combinaionale. In fiecare moment de timp starea logica a iesirii depinde de modul in care se combina nivelurile logice ale intrarilor in acel moment de timp. Ele nu au capacitatea de memorare a informaiei.

Fie:

Daca

Ex.

Problema esenial care trebuie rezolvat cu ajutorul circuitelor logice combinaionale este implementarea unor funcii logice cu ajutorul unui numr minim de pori logice.

Pentru atingerea acestui scop, funcia logic trebuie adus la o form ct mai simpl care s conin un numr minim de termeni. Acest proces se numete minimizarea funciei logice.

Despre funciile logice aduse la o form minimizat se mai spune c sunt scrise sub form canonic.

Minimizarea funciilor logice pn la una din formele canonice se poate face n dou moduri: folosind teoremele algebrei Booleene folosind tehnica diagramelor

Exist dou forme canonice utile n proiectarea circuitelor logice combinaionale, suma de produse sau produsul de sume, prima dintre ele fiind cea mai folosit.

1.1 Legile si principiile calculului propozitional din algebra Booleeana

n cazul scrierii funciei sub form de sum de produse, ea este alctuit din doi sau mai muli termeni care includ funcia I, dup care acetia sunt unii ntre ei cu ajutorul funciei SAU. Termenii I ai sumei trebuie s respecte urmtoarea regul: un termen I poate conine una sau mai multe variabile Booleene, variabile care pot fi prezente o singur dat, n forma normal sau complementar. Aceast regul ne precizeaz faptul c semnul de inversiune poate s apar numai deasupra variabilelor individuale. De aceea nu sunt admii n expresia unei funcii logice termeni de forma sau . ABC ABC

1.2 Minimizarea funciilor logice folosind teoremele algebrei Booleene

n general, n procesul de simplificare algebric a unei funcii logice se recomand efectuarea a doi pai: funcia se scrie sub form de sum de produse termenii sunt grupai dup factorul comun (dac exist), care apoi se scoate n faa parantezei. Aceast operaie poate conduce la eliminarea unuia sau mai multor termeni.

Ex.: x ABC AB AC AC A C A C

x ABC AB A C ABC ABA ABC AA A x ABC AB ABC AC B B AB

1B B

x AB AC

Operanzii SAU prioritate scazuta vor fi prelucrati primii Operanzii NU prioritatea cea mai mare sunt simplificati ultimii. Exemplu:

Operatorii prioritari sunt trecuti in paranteza De Morgan De Morgan Ecuatia este prelucrata Elementele cu termeni comuni Factor comun Simplificare algebrica

De multe ori funcia logic trebuie scris pornind de la tabelul de adevr care descrie funcionarea circuitului. Se urmaresc etapele:

se scrie cte un termen I pentru fiecare combinaie a nivelurilor logice de intrare pentru care ieirea este la nivel logic 1. Fiecare termen I trebuie s conin toate variabilele de intrare sub form inversat sau neinversat dup cum n linia corespunztoare din tabel apar la nivel logic 0 sau 1. termenii I astfel obinui sunt legai ntre ei cu operaia logic SAU, obinndu-se expresia final a funciei logice. dac este necesar, se simplific funcia logic folosind teoremele algebrei Booleene.

1.3 Minimizarea funciilor logice folosind tehnica diagramelor

Metoda diagramei Karnaugh (1950, Maurice Karnaugh, inginer telecomunicaii, Laboratoarele Bell). Este o metod grafic de obinere a funciei logice minimizate i de proiectare circuitul logic care s o realizeze, avnd ca punct de start tabelul de adevr. Teoretic, metoda poate fi folosit pentru un numr de variabile de intrare orict de mare, ns practic este aplicabil pentru cel mult ase variabile de intrare. Pentru mai mult de patru variabile, se folosete algoritmul Quine-McCluskey.

Diagrama Karnaugh este un careu de form ptratic sau dreptunghiular coninnd 2N csue, N fiind numrul variabilelor de intrare. Fiecare csu corespunde unei singure combinaii posibile de form I a variabilelor de intrare.

Att pe orizontal ct i pe vertical, dou csue adiacente difer ntre ele doar prin valoarea logic a unei singure variabile din combinaiile corespunztoare lor Expresia minimizat a variabilei de ieire poate fi obinut din diagrama Karnaugh prin gruparea i ncercuirea csuelor adiacente care conin variabila binar 1. Gruparea se poate face n perechi de dou, patru sau opt csue. Se mai spune c se face gruparea n dublei, quazi sau octei. Se consider adiacente i ptratele de la extremitile unei linii sau unei coloane.

Diagramele Karnaugh pentru funciile de 2, 3 i 4 variabile:

F(A, B,C,D) = P4 + P6

Ex. Minimizare

1)

( )x F ABCD ABCD ABCD ABD

2) F(A, B,C,D) = P0 + P1 + P4 + P5

( )x F ABCD ABCD ABCD ABCD ABCD AC

F(A, B,C,D) = P1 + P3 + P9 + P10 + P11 + +P12 + P13 + P14 3)

( )x F ABCD BD ABC ACD

( )x F ABCD BD ABD ACD ABC

4)

Minimizarea funciilor incomplet definite *se utilizeaz numai subcuburile care conin cel puin un ptrat notat cu 1

Circuitul este convertit in expresie algebrica Booleana si minimizat

Minimizati circuitul:

Ecuatia minimizata este convertita in circuit logic si in schema ladder echivalenta

5)

Pornind de la expresia:

Realizati circuitul logic si schema ladder echivalente:

6)

Un sistem logic pur combinational nu posed memorie, iesirile la un moment dat fiind complet definite de intrri. La un sistem secvential, relatia dintre iesiri si intrari este determinata si de evolutia anterioara a intrarilor si iesirilor. Un sistem logic secvential poate fi divizat intr-un circuit pur combinational si un circuit cu memorie:

II. Sisteme logice cu memorie

2.1 Bistabilul D

Ieirea Q la momentul n+1 (la a n+1-a tranziie a semnalului de ceas) este egal cu intrarea D la momentul n (intrarea anterioar tranziiei n+1 a semnalului de ceas). Funcionarea bistabilului de tip D rezult din urmtoarea diagram de semnale:

- elementul fundamental de memorare

C

2.2 Bistabilul RS

Intrarea R, numita si intrare de Reset, aduce iesirea Q a bistabilului in zero la urmatorul front activ al semnalului de ceas. Daca intrarea S, numita si intrare de Set, este 1, iesirea bistabilului va trece in 1 la urmatorul front activ al ceasului. Daca R=S=0, iesirea bistabilului ramane nemodificata dup a n+1-a tranzitie asemnalului de ceas. R=S=1 determina trecerea bistabilului intr-o stare nedeterminata (iesirea poate fi atat 0 ct si 1), fiind necesara evitarea acestei combinatii. Pot exista bistabile R-S fara intrare de ceas, bistabilul fiind resetat imediat ce intrarea R=1, si fiind setat imediat ce intrarea S=1.

C

2.3 Bistabilul JK

Spre deosebire de bistabilul R-S, in cazul bistabilului J-K, daca J=K=1, iesirea Q a bistabilului la momentul n+1 va fi egala cu iesirea Q la momentul anterior tranziiei n+1 a semnalului de ceas, inversata.

C

III. Automate finite

Automatul cu stri finite (ASF) este modelul cel mai utilizat pentru descrierea sistemelor de control, comportarea temporal a acestor sisteme fiind reprezentat sub forma strilor i a tranziiilor dintre stri. Un model ASF const dintr-un set de stri, un set de tranziii ntre stri, i un set de aciuni asociate cu aceste stri sau tranziii.

Poate fi descris: unde S = {s1, s2, ... , sl} este un set de stri, I = {i1, i2, ... , im} este un set de intrri, iar O = {o1, o2, ... , on} este un set de ieiri; f este funcia strii urmtoare, iar h este funcia de ieire. Fiecare ASF are o stare iniial i un set de stri finale.

Ex. :Modelul ASF al controlerului pentru ascensor

-cldire cu trei etaje; -setul de intrri I = {r1, r2, r3} reprezint etajul cerut (De exemplu, r2 nseamn c este cerut etajul 2); -setul de ieiri O = {d1, d2, n, u1, u2} reprezint direcia n care trebuie s se deplaseze i numrul de etaje cu care trebuie s se deplaseze ascensorul. (De exemplu, d2 nseamn c ascensorul trebuie s se deplaseze n jos cu 2 etaje, u2 nseamn c trebuie s se deplaseze n sus cu 2 etaje, iar n nseamn c ascensorul trebuie s rmn inactiv); - dac etajul curent este 2 (deci dac starea curent este S2), i este cerut etajul 1, ieirea va fi d1.

Exist dou tipuri de modele ASF des utilizate: bazate pe tranziii (Mealy) i bazate pe stri (Moore), care difer n principal prin definiia funciei de ieire h. ntr-un model ASF bazat pe tranziii, valorile ieirilor depind de stri i de intrri (h:SIO). Intr-un model ASF bazat pe stri, valorile ieirilor depind numai de stri (h:S O). Exemplul anterior ASF bazat pe tranzitii Mealy.

Modelul ASF bazat pe stri poate necesita un numr mai mare de stri dect modelul bazat pe tranziii. Pot exista arce multiple care indic la o singur stare, fiecare arc avnd o valoare diferit a ieirii; la modelul bazat pe stri fiecare valoare diferit de ieire necesit o stare proprie. Ex. :Modelul ASF al controlerului pentru ascensor bazat pe stari - Moore

Aceasta diagrama descrie functionarea unei instalatii de iluminat, actionata cu ajutorul a 2 butoane. Starea 1 semnifica lumina stinsa iar starea 2 lumina aprinsa. Sagetile dintre stari reprezinta tranzitiile si acestea vor fi urmate atunci cand conditiile aferente sunt adevarate. Bucla else indica faptul ca starea respectiva ramane activa daca nu poate fi urmata sageata corespunzatoare tranzitiei. Aceste bucle sunt de obicei omise din diagrama, fiind subintelese.

Diagrama de stari corespunzatoare sistemului de comanda al unui cuptor

Sa se scrie ecuatiile corespunzatore automatului cu stari finite si sa se realizeze circuitul echivalent.

ST1ST4 - starea FS first scan (evaluarea initiala ) AF conditiile care determina tranzitii (T1T6)