7/25/2019 AC02ro

1/8

Arhitectura Calculatoarelor 48

4 Microarhitectura procesoarelor

Arhitectura de baz a microprocesorului Pentium (fig. 4.1) include urmtoarele structuricomponente:

a) ou unit i de e!ecu ie pentru opera ii cu numere "ntregi (# si $) asimilate unor benzi de asamblare.

Pentru cele dou unit i de e!ecu ie se decodific simultan dou instruc iuni% iar e!ecu ia lor se

realizeaz tot simultan (cu condi&ia c rezultatul celei de'a doua instruc&iuni s nu depind de rezultatulprimei instruc iuni). Aceasta conduce la o cretere a performantei cu circa *+% ,ntel numind'otehnologie superscalara% baza noii microarhitecturi (microarhitectur este metoda de realizare aarhitecturii setului de instruc iuni (A-,) prin hard'ul microprocesorului).

Pentium folosete dou memorii cache (de cte 8 /0)% pentru coduri i date% care sunt folositepentru a stoca cele mai frecent folosite coduri i date. 2n acest fel se elimin% de cte ori este posibil%accesul la memoria microcalculatorului% acces care necesit un timp mai mare.

b) 0uffer de decodificare anticipat a instruc iunilor.Codul din memoria cache este testat pentru a sesiza din timp eentualele instruc iuni de salt anterior"ncrcrii acestora "n pipeline3 decodificarea instruc iunilor se realizeaz deci anticipat i ulterior sunt transmise unit ilor de e!ecu ie. ransmiterea din memoria cache se realizeaz pe o magistrala de 567 de

bi i% dimensiunea mare a acesteia permi nd aducerea secen elor de instru tiuni cu o itez mai mare chiar dect a capacit ii de procesare.

igura 4.1

c) ProcesorulPentium utilizeaz predic&ia salturilor pentru a crete performan&ele construc&iilorcare utilizeaz bucle de program. Procesorul Pentium folosete mecanismul prediciei adreselor

salturilor (00-Branch Target Buffer). Conform statisticii% un program tipic la fiecare 7'8 instruc&iunicon&ine o instruc&iune de salt. eci% la fiecare 7'8 instruc&iuni a fi necesar reactualizarea benzii deasamblare (0A) conform adresei de salt% i aanta9ele folosirii 0A se pierd. Pentium folosete o memorie

BTB"n care se stocheaz informa&ia ultimelor 567 de salturi. a9oritatea programelor con&in bucle deprogram% "n decursul crora se decide% ieirea din bucl sau salt la "nceputul ei. 2n acest caz se memoreaz

instruc&iunea ce controleaz ramificarea% adresa saltului i presupunerea ce subprogram a fi e!ecutat.#nitatea 00 presupune% c ramificarea a fi repetat i furnizeaz instruc&iunea de salt benzii deasamblare. -tatistica predic&iilor corecte este de 8*+ (conform ,ntel).

;egitrii generali sunt tot de 5 de bi&i% dar s'au adugat ci interne de date de 158 i 567 de bi&ipentru a crete iteza transferurilor interne% iar magistrala e!tern de date a fost e!tins la 74 de bi&i.

#nitate deinterfa& cumagistrala

#nitate de predic iea salturilor

00

#nitate de

irgul mobil

P#

0uffer dedecodificare

anticipatPrefetch buffer

emoria cache 8/

date

emoria cache 8/,nstruc iuni

;egitri

#A