SELECTOR DE CALE IMPLEMENTAT ÎN XILINX

AUTORUL LUCRĂRII: BIANCA ŞERBAN

COORDONATORUL LUCRĂRII:ŞEF LUCR. DR. ING. CORINA CUNŢAN

AN IV, SPECIALIZAREA ELECTROMECANICĂ, FACULTATEA DE INGINERIE HUNEDOARA, UNIVERSITATEA POLITEHNICA

TIMIŞOARA

Rezumat: Prezentul circuit poate intra în componenţa unui interfon sau în structura unui alt sistem pentru selectarea unui post dintr-o mulţime dată. Permite alegerea unui singur post dintr-un maxim de 99. Fiind un circuit logic complex proiectarea acestuia a fost realizată folosind conceptul de proiectare ierarhică. Într-o astfel de abordare a fost concepută o schemă bloc a sistemului iar mai apoi s-a trecut la proiectarea în Xilinx a fiecărui bloc în parte. În cazul utilizării programelor de descriere hardware, proiectarea ierarhică presupune utilizarea unui proiect în care sunt incluse mai multe fişiere: un fişier de nivel înalt, care specifică modul de interconectare a blocurilor componente din structura sistemului, mai multe componente de nivel redus şi cel puţin un fişier de constrângeri prin care sunt specificate date referitoare la implementare. Au fost realizate pe rând următoarele blocuri funcţionale: codificatorul, registru de memorie pe 4 biţi, decodificator BCD 7 segmente, multiplexor şi comparator pe 8 biţi. Toate circuitele au fost implementate şi apoi a fost verificată funcţionarea lor utilizând placa Basys 2.

1. INTRODUCERE

Afişarea multiplexată permite utilizarea eficientă a circuitelor integrate şi a datelor care se găsesc pe aceiaşi magistrală de date.

Multiplexorul este un circuit logic combinaţional care permite transmiterea succesivă a datelor provenite de pe m căi de intrare pe o cale de ieşire unică.[1]

Selectarea căii de intrare se face cu ajutorul unui cod unic de selecţie de n biţi.Relaţia între numărul de biţi de selecţie şi numărul căilor de intrare este :

2n = m

A0 A1 Ap-1

. . .

I0MUXI1

Y. .. .. .

In-1

Fig. 1. Schema bloc generală a unui multiplexor

Fig. 2. Schema logică a unui multiplexor cu 4 intrări de date si 2 de selecţie şi tabelul de adevăr a acestuia

Decodificatorul BCD- 7 segmente comandă sistemele de afişaj numeric realizate cu şapte segmente luminoase care pot fi becuri, diode electroluminiscente (LED-uri) sau cristale lichide.[1]

Circuitul are 4 intrări de adresă (A, B, C, D) şi 7 ieşiri (a, b ,c, d, e, f, g) care comandă şapte segmente dispuse sub forma cifrei 8.

A0 A1 A2 A3

………

a b g

Fig. 3. Schema bloc a unui decodificator 7 segmente

BCD 7 segmente

S1 S2 D0 D1 D2 D3 Z0 0 0 x x x 00 0 1 x x x 10 1 x 0 x x 00 1 x 1 x x 11 0 x x 0 x 01 0 x x 1 x 11 1 x x x 0 01 1 x x x 1 1

Fig. 4. Tabelul corespondenţelor logice ale decodificatorului BCD 7 segmente în cazul utilizării unui display cu catod comun

Codificatoarele sunt circuite logice combinaţionale cu n intrări şi m ieşiri de adresă, folosite pentru a realiza conversia unui număr zecimal în cod binar sau BCD.

Codificatorul de adresă simplu frunizează la ieşire un cuvânt binar de m biţi atunci când numai una din cele n intrări ale sale este activată. Numărul de cuvinte realizate la ieşire este n = 2m – 1 şi este egal cu numărul de intrări. [1]

a) b)

Fig. 5. Schema a)bloc b) logică a unui codificator

2. DESCRIEREA APLICAŢIEI

2.1 Structura şi funcţionarea selectorului de caleSchema se caracterizează prin siguranţa ridicată in funcţionare şi un număr

relativ mic de componente electronice. Adresa dorită, alcătuită din două cifre, se formează cu ajutorul unei tastaturi montate în apropierea postului principal. Codificarea în binar zecimal se realizează prin intermediul diodelor D1-D2, reţelei de rezistoare R0-R7 şi a celor 4 porţi SAU din cadrul circuitului integrat MMC 4071 (Fig. 6). [2]

Fig. 6. Schema electrică a selectorului de cale în cod binar zecimal

Poarta SAU cu opt intrări sesizează apăsarea oricărei taste, ieşirea acesteia fiind conectată la intrările de tact a celor două bistabile de tip D, independente unul de celălalt, din componenţa unui circuit MMC4013. Ieşirea Q a primului bistabil dă comanda de tact a circuitului MMC 4042 astfel încât, pe durata apăsării tastei cifra codificată in binar este prezentă la intrarea de date a acestuia. Acelaşi semnal de nivel 1 logic se aplică pe intrarea BI a circuitului MMC4511 care comandă un afişaj BCD 7 segmente cu catod comun. Cifra zecilor este afişată în acest moment şi totodată memorată de circuitul MMC4042.

La apăsarea celei de-a doua taste ieşirea primului bistabil îşi menţine nivelul 1 logic în timp ce ieşirea celui de-al doilea comută în 1 logic. Concomitent semnalul de nivel 1 se aplică pe intrările de tact ale circuitelor MMC4076 şi pe intrarea BI a decodificatorului MMC4511 corespunzător cifrei unităţilor.

Cifra zecilor este prezentă la ieşirile D0-D3, iar cea a unităţilor la ieşirile D4-D7. Dacă s-a format un număr greşit se acţionează butonul RESET. Acesta resetează bistabilele. Ieşirile D0-D7 trecând în 0.

Resetarea schemei se poate face după formarea numărului din două cifre cât şi după prima apăsare de tastă.

Comparatorul pe 8 biţi este realizat cu două integrate MMC4030, fiecare conţinând patru porţi SAU exclusiv şi un integrat MMC4078 care conţine o poartă SAU cu opt intrări. Este astfel detectată identitatea celor două perechi de cifre, numărul alocat şi numărul format.

Pentru mai mult de 99 de posturi schema poate fi completată după acelaşi principiu. [2]

2.2 Circuite integrate din componenţa circuitului de selectareCircuit integrat MMC 4013Circuitul integrat MMC 4013 conţine doi bistabili de tip D cu intrări şi ieşiri

independente. Fiecare bistabil are intrări de DATA, SET, RESET şi CLOCK, precum şi ieşirile Q şi Q. Circuitul se poate folosi în aplicaţii legate de registre de deplasare, iar prin conectarea ieşirii Q la intrarea DATA în aplicaţii pentru numărătoare şi circuite bistabile tip T.

Transferul informaţiei logice prezente la intrarea DATA se face la tranziţia pozitivă a impulsului de ceas. Comanda bistabilului pe intrările SET şi RESET este independenta de semnalul de ceas (intrarea CLOCK) şi se realizează pe nivel logic 1.

Performanţele acestuia sunt: posibilitate de SET/RESET; viteză medie de operare: 16 MHZ la VDD= 10 V şi caracteristici de ieşire simetrice, starea ieşirii se menţine indefinit când tactul este JOS sau SUS.[1]

a) b)

Fig. 7. Circuit integrat MMC 4013a) configuraţia pinilor; b) schema logică a unui bistabil din componenţa CI

Circuit integrat MMC 4076

Circuitul integrat MMC 4076 este un registru de 4 biţi, realizat cu bistabili de tip D. Există 2 intrări de invalidare care controlează intrarea datelor în registru. Când ambele intrări cu G1 şi G2 sunt în 0 logic, datele de pe intrările de date D1, D2, D3, D4 sunt încărcate în bistabilii corespunzători, la următoarea tranziţie pozitivă a semnalului de tact. Sunt prevăzute şi intrări de invalidare a ieşirilor (DATA OUTPUT DISABLE- M,N). Dacă intrările M şi N sunt in 0 logic, starea logică din bistabil este disponibilă la ieşire. Ieşirile sunt invalidate independent de tact printr-un 1 logic pe oricare intrare M, N şi prezintă o stare de impedanţă ridicată.

Performanţe: ieşiri 3-state;invalidare intrări fără blocare tact;viteză mede de lucru: 12 MHZ pentru VDD=10 V.[1]

a) b)Fig.8. Circuit integrat MMC 4046

a) configuraţia pinilor; b) schema logică

Multiplexor 74LS153

Acest multiplexor permite transferul datelor de pe intrările de date I0, I1, I2, I3 la ieşirea Y în funcţie de starea logică a intrărilor de selecţie A0, A1 conform tabelei de adevăr din ( fig. 5.4.5 b). Când A1=0, A0=0 ( 0 ) pe ieşirea Y se transferă datele de pe intrarea I0. Când A1=0, A0=1 ( 1 ) pe ieşirea Y se transferă datele de pe intrarea I1. Când A1=1, A0=0 ( 2 ) pe ieşirea Y se transferă datele de pe intrarea I2. Când A1=1, A0=1 ( 3 ) pe ieşirea Y se transferă datele de pe intrarea I3. [3]

a) b)Fig. 9. Circuit integrat 74LS153

a) schema logică; b) configuraţia pinilor

Decodificator 74LS46

Este utilizat când cifrele zecimale (în vederea afişării) sunt realizate din segmente. Are 4 intrări (A, B, C, D) şi 7 ieşiri (a, b, c, d, e, f). În funcţie de combinaţia intrărilor se activează una sau mai multe ieşiri. La aceste decodificatoare ieşirile sunt active în „0” logic. Aceste decodificatoare se utilizează împreună cu afişaje care au anodul comun. [3]

a) b)Fig.10. Circuit integrat 74LS153

a) schema logică; b) configuraţia pinilor

3. IMPLEMENTARE ÎN XILINX

Programul folosit pentru implementarea aplicaţiei este Xilinx. Acest program de tip CAD (Computer Aided Design) de proiectare cu circuite logice programabile (FPGA) permite în prima etapă alegerea unei metode de descriere a proiectului: schematică, descriere VHDL sau diagrame de stare.

După implementarea schematică a circuitelor logice, verificarea corectitudinii acestora şi stabilirea fişierelor de constrângeri a fost folosit programul Digilent Adept System cu ajutorul căruia fişierul cu extensia .bit a fost încărcat pe plăcuţa Basys 2.

Deoarece placa Basys 2 pune la dispoziţia utilizatorului un afişaj cu anod comun a fost necesară realizarea unui circuit de multiplexare pentru afişarea cifrelor de la tastatură.

A fost realizat în Xilinx multiplexorul (fig.11 a), a fost realizat fişierul de constrângeri (fig.11 b) şi a fost verificată funcţionarea acestuia utilizând placa Basys 2.

a) b)

Fig. 11. Multiplexor a) schema în Xilinx b) fişierul de constrângeri

Pentru realizarea sistemului de afişare multiplexat a fost necesară realizarea unui decodificator BCD 7 segmente (fig.12).

a) b)Fig. 12. Decodificator BCD 7 segmente a) schema în Xilinx b) fişierul de constrângeri

După implementarea multiplexorului si decodificatorului BCD 7 segmente a fost realizat circuitul de afişare (fig. 13 a) utilizând facilitatea oferită de program privind crearea de simboluri pentru componentele proiectate. A fost verificată funcţionarea corectă a circuitului pe placa basys 2 (fig.13b).

a) b)

Fig. 13 Sistem de afişare multiplexat a) schema in Xilinx b) aplicaţia pe placuţa Basys 2

A fost realizată schema selectorului de cale (fig.14a) şi fişierul de constrângeri (fig.14b) corespunzător pentru verificarea funcţionării circuitului.

a) b)Fig. 14. Selector a) schema in Xilinx b) fişierul de constrângeri

A fost realizată verificarea funcţionării circuitului în două situaţii şi anume când numărul introdus de la tastatură este identic cu numărul memorat (fig.15a). Această situaţie este semnalizată prin aprinderea LED-ului de pe placa Basys 2. În situaţia în care cele două numere nu sunt identice LED-ul rămâne stins (fig.15 b).

a) b)Fig. 15. Selector a) egalitate b) inegalitate

4. Concluzii

Utilizarea programului Xilinx în programarea FPGA-ului Basys 2 de la Digilent prezintănumeroase avantaje printre care rapiditatea în programare, flexibilitatea şi uşurinţa cu care se pot realiza proiecte folosind editorul schematic al programului sau limbajul VHDL. Circuitele digitale sunt simplu de proiectat şi testat deoarece pot fi proiectate la nivel de poartă logică sau nivel funcţional. Circuitele FPGA sunt prin definiţie circuite reconfigurabile, aceasta conferind o flexibilitate crescută a acestora. Totuşi unii susţin că reprogramarea hardware a acestora poate fi mai dificilă în comparaţie cu reprogramarea software.

Circuitele FPGA sunt soluţii viabile pentru sisteme radar, sisteme criptografice, sisteme de procesare a imaginii sau sisteme de control de la distanţă, industria aerospaţială şi industria constructoare de maşini.

BIBLIOGRAFIE

[1] www. eprofu.ro

[2] Cristian Pîrvu, Note de aplicaţie în electronica digital, Editura Albastra, 2008

[3] www.cs.ucv.ro