Electronica digitala

1. Sinteza circuitelor secventiale

Presupune:

Gsirea unui circuit care satisface specificaiile de intrare-ieire impuse Exist dou metode de sintez:

1. Metoda matricial (folosit la sinteza circuitelor cu numr mic de intrri) 2. Metoda ordinogramei Etapele metodei ordinogramei sunt urmtoarele:1. construirea pornind de la datele temei a diagramei de stri 2. codificarea strilor

3. proiectarea schemei logice Pentru studierea sintezei, lum ca i exemplu sistemul de comand al unui crucior.

Construirea pornind de la datele temei a diagramei de stri:

Cruciorul parcurge un drum limitat de limitatoarele de curs Ld si Ls (Fig.11.1. 1). Motorul cruciorului este comandat cu semnalele Ms i Md. n regim automat, cruciorul pornete doar dac Ls=1. La apsarea comutatorului C1 cruciorul trebuie s execute un ciclu dus ntors, iar la acionarea comutatorului C2, dou cicluri dus ntors. Dac se acioneaz C2 n timp ce se execut un ciclu iniiat de C1, se vor executa n mod automat dou cicluri.

LsLd

M

Ms , Md

C1

C2

Fig.11.1. 1n Fig.11.1. 2.este prezentat diagrama strilor.

1

Codificarea strilor:

n exemplul propus, nu putemcodificacele 7 stri cu 3 variabile binare, deoarece oricecodificare a strilor pentru diagrama din Fig.11.1.2 duce la obinerea unor curse critice.

Se impune astfel o codificare adiacent a strilor adiacente, ceea ce nseamn c toate strile ntre care au loc tranziii trebuie s aib coduri adiacente.

Prin urmare, pentru a se respecta condiia de codificare adiacent a strilor adiacente, vor trebui introduse cteva st ri suplimentare; ceea ce conduce la o codificare cu 4 variabile a strilor din Fig.11.1. 2.

Fig.11.1. 3 prezint noua diagram a strilor.

1.1 Sinteza automatelor secveniale asincrone

Etapele sintezei sunt:1. ntocmirea diagramei de stri 2. Codificarea strilor 3. ntocmirea matricilor de tranziie

La ntocmirea matricilor de tranziie se folosesc digramele VID acestea sunt de fapt nite diagrame Karnough n care se introduc variabilele de intrare n relaii.Pentru cazul exemplului nostru, variabilele de intrare sunt Ls, Ld, C1 i C2.

Pe baza matricii strilor i tranziiilor se determin digramele VID ale strilor urmtoare: x1, x2, x3 i x4.Matricea strilor este n Fig.11.1. 4.

x1x2 \ x3x400011110

00S1S7S6S2

01S4S8-S11

11-S5--

10-S10S3S9

Fig.11.1. 4

4. Scrierea ecuaiilor de stare

Pe baza matricii strilor i a diagramei de stri se ntocmesc matricile de tranziie ce sunt utilizate pentru scrierea ecuaiilor de stare. Astfel, ecuaiile de stare se scriu fcnd un SAU Intre termenii ob inui grupnd celule care con in aceeai expresie logic cu celule care conin x (respectiv -), iar celule ce con in 1 cu celule care conin x (respectiv -).

X1:x1,x2\x3,x400011110

000000

01CA-0

11-A/--

10-1D/B/

X1=x1/*x2*x3/*x4/*C+x1/*x2*x3/*x4*A+x1*x2*x3/*x4*A/+x1*x2/*x3*x4*D/+x1*x2/*x3**x4/*B/

X2:x1,x2\x3,x400011110

00000A

01C/A/-A/

11-1--

10-C0D

X2=x1/*x2+x3/*x4/*C/+x1/*x2*x3/*x4*A/+x1*x2/*x3/*x4*C+x1/*x2/*x3*x4/*A+x1/*x2*x3/*x4/*A/+x1*x2/*x3*x4/*D

X3:x1,x2\x3,x400011110

00C0C/A/

010A-A/

11-A--

10-01B/

X3=x1/*x2/*x3/*x4/*C+x1/*x2/*x3*x4*C/+x1/*x2/*x3*x4/*A/+x1/*x2*x3/*x4*A+x1/*x2*x3*x4/*A/+x1*x2*x3/*x4*A+x1*x2/*x3*x4/*B

X4:x1,x2\x3,x400011110

000B/1D

01C1-A

11-A/--

10-1B/0

X4=x1/*x2/*x3/*x4*B/+x1/*x2/*x3*x4/*D+x1/*x2*x3/*x4/*C+x1/*x2*x3*x4/+x1*x2*x3/*x4*A/+x1*x2/*x3*x4*B/

5. Obinerea ecuaiilor de ieire.

Ieirile automatului sunt semnalele Ms i Md (comand rotire dreapta i stnga a motorului cruciorului). Ecuaiile de ieire se scriu pe baza diagramelor VID ale semnalelor de ieire.

Md:

x1,x2\x3,x400011110

000010

0110-0

11-0--

10-010

Md=x1/*x2*x3/*x4/+x1/*x2/*x3*x4+x1*x2/*x3*x4Ms:x1,x2\x3,x400011110

000101

0100-0

11-1--

10-000

Ms=x1*x2*x3/*x4+x1/*x2/*x3/*x4+x1/*x2/*x3*x4/

1.2 Sinteza circuitelor secveniale sincrone

La aceste circuite, tranziiile au loc la anumite momente de timp ce sunt marcate de impulsurile de sincronizare. Pe perioada dintre dou impulsuri de sincronizare toate strile sunt stabile i se menin constante.

Nu mai apare problema curselor critice, iar hazardul static existent nu determin funcionare incorect.

1.2.1 Implementarea circuitelor secveniale sincrone cu bistabile i pori

Pentru codificarea strilor pot fi aplicate aceleai reguli ca n cazul circuitelor asincrone. Circuitele de memorie de tip sincron impun anumite restricii semnalelor aplicate la intrri: semnalele de intrare asincrone trebuie s condiioneze schimbarea valorii unei singure variabile de stare.Pentru exemplul nostru vom folosi codificarea prezentat n Fig.11.1. 3.

Pentru realizarea circuitului de comand folosim 4 bistabile de tip J-K, iar variabilele de stare sunt x1, x2, x3 i x4.

Tabelul de excitaie a intrrilor n funcie de valorile strii prezente i a celei urmtoare l avem n Fig.11.2. 1 (att pentru bistabile JK, ct i pentru bistabile D).

QnQn+1Fc. de excitaie

JKD

000X0

011X1

10X10

11X01

Fig.11.2. 1Ecuaiile intrrilor J i K se obin pe baza urmtoarelor diagrame VID:

Jx1:

x1,x2\x3,x400011110

000000

01xx-0

11-A\--

10-xxx

Jx1=x1*x2*x3/*x4*A/

Kx1:

x1,x2\x3,x400011110

000000

01Cx-0

11-x--

10-xD/x

Kx1=x1/*x2*x3/*x4/*C+x1*x2/*x3*x4*D/Jx2:

x1,x2\x3,x400011110

00000x

01C/x-x

11-x--

10-x0x

Jx2=x1/*x2*x3/*x4/*C/

Kx2:

x1,x2\x3,x400011110

00

01

11

10

Kx2=x1/*x2/*x3*x4/*A

Jx3:

x1,x2\x3,x400011110

00x0C/x

010x-X

11-x--

10-0xx

Jx3=x1/*x2/*x3*x4*C/

Kx3:

x1,x2\x3,x400011110

00x0xA/

010x-x

11-A--

10-0xx

Kx3=x1*x2*x3/*x4*A+x1/*x2/*x3*x4/*A/

Jx4:

x1,x2\x3,x400011110

000xxx

01Cx-X

11-x--

10-xB/0

Jx4=x1/*x2*x3/*x4/*C+x1*x2/*x3*x4*B/

Kx4:

x1,x2\x3,x400011110

000B/xD

01xx-X

11-A/--

10-xx0

Kx4=x1/*x2/*x3/*x4*B/+x1*x2*x3/*x4*A/+x1/*x2/*x3*x4/*D

Semnalele de comand au ecuaiile sunt acelea de la sinteza anterioar:Md=x1/*x2*x3/*x4/+x1/*x2/*x3*x4+x1*x2/*x3*x4Ms=x1*x2*x3/*x4+x1/*x2/*x3/*x4+x1/*x2/*x3*x4/Prin urmare, pe baza relaiilor mai sus determinate, se poate proiecta circuitul de comand al cruciorului folosind 4 bistabile J-K conectate prin logica ecuaiilor de mai sus.

1.2.2 Utilizarea decodificatoarelor la sinteza circuitelor secveniale sincrone

Utilizarea decodificatoarelor de stare simplific sinteza circuitelor secveniale sincrone. Avnd st rile decodificate, ecuaiile de excitaie pentru intrrile bistabilelor se pot scrie direct din diagrama strilor.

Pentru exemplul considerat se va studia implementarea automatului folosind un decodificator zecimal ce prezint ieirile active pe 0L.

Si-n acest caz rmn valabile problemele legate de codificarea adiac ent a strilor adiacente i respectiv de sincronizarea intrrilor asincrone care provoac tranziii neadiacente.

Considerm rezolvat problema sincronizrii intrrilor; prin urmare, prin punerea la mas a intrrii cu ponderea cea mai mare, vom transforma decodificatorul ntr-un decodificator 3 la 8.

Avem 3 variabile de stare avem 3 bistabile. Intrrile J ale acestora se activeaz la trecerea variabilei asociate din 0 n 1, iar intrrile K la trecerea variabilei din 1 n 0.Notm cu P0P7 produsele standard pe care le obinem la ieirea decodificatorului.

In Fig.11.2. 2. avem diagrama de stri cu codificarea aleas pentru strile acesteia.

Obinem urmtoarele ecuaii:

Jx1=P4*A Kx1=P2*B+P3*C

Jx2=P3*C Kx2=P1*A

Jx3=P5*C Kx3=P4*A+P6*B

Md=P1+P2+P3

Ms=P4+P5+P6

La scrierea acestor ecuaii se observ c produsul logic dintre o stare i un semnal de intrare care determin trecerea automatului ntr-o alt stare se aplic la intrarea de tip J a unui bistabil dac aceasta este 0 n starea prezent i devine 1 n starea urmtoare; sau la intrarea de tip K dac ea este 1 n starea prezent i devine 0 n starea urmtoare.

Se observ c prin codificarea adiacent a strilor ntre care au loc tranziii, o tranziie este nsoit de schimbarea strii unui singur bistabil.

Intruct st rile sunt decodificate, expresiile variabilelor de ieire se exprim direct n funcie de stri.

Schema electric a automatului este dat n Fig.11.2. 3.

1.2.3 Utilizarea multiplexoarelor i a numrtoarelor la sinteza circuitelor secveniale sincrone

Utilizarea numrtoarelor cu ncrcare paralel i a multiplexoarelor simplific i mai mult sinteza circuitelor secveniale.

Multiplexoarele folosite n rezolvarea problemei vor fi de tipul SN74151, cu 8 intrri de date i 3 intrri de adrese.

Numrtorul sincron cu ncrcare paralel SN74163 are:

4 ieiri de date: QA, QB, QC, QD

o intrare de ncrcare paralel: LOAD

o intrare de iniializare: CLR

4 intrri de date: DA, DB, DC, DD

o intrare de tact: CLK

o intrare de numrare: COUNT

El se simbolizeaz ca n Fig.11.2. 4:

QA QB QC QD

LOAD CLR 3 2 1 0 CLK

Fig.11.2. 4

Dac la terminalul de ncrcare se aplic nivel logic sczut (LOAD=0) pe frontul descresctor al impulsului de tact se va face ncrcarea paralel a datelor aplicate la intrrile de date DA, DB, DC, DD (sunt intrri ale bistabilelor)

De notat faptul c intrrile de ncrcare paralel sunt separate, pe cnd intr rile de tergere sunt legate mpreun la intrarea comun de tergere CLR.

Aducerea la zero a celor 4 bistabile se face prin aplicarea unui semnal 0 logic pe intrarea de tergere (CLR=0)

Cnd se aplic semnal 1 logic la intrarea de numrare (COUNT=1) coninutul numrtorului se incrementeaz pe frontul descresctor al impulsului de tact

Pentru ca numrtoarele binare cu ncrcare paralel s poat fi utilizate la memorarea strilor unui circuit secvenial se impune condiia ca diagrama strilor s nu conin dect cel mult ramificaii duble, condiie ce poate fi respectat prin introducerea unor stri suplimentare.

Codificarea strilor se face astfel nct o stare urm toare se obine prin incrementarea coninutului numrtorului, iar cealalt stare urmtoare se obine prin ncrcarea paralel a acestuia.

La ntocmirea diagramei strilor nu sunt necesare stri suplimentare, deoarece diagrama nu conine ramificaii multiple (triple) sau de ordin mai mare (Fig.11.2. 6).

In schema ce se va realiza semnalele care se vor aplica la intrrile de numrare i de ncrcare paralel vor fi sincronizate; prin aceasta se sincronizeaz toate semnalele de intrare asincrone.

Pe baza diagramei de stare cu strile codificate se vor scrie funciile logice ale semnalelor ce se aplic la intrrile numrtorului: condiia de numrare (COUNT), condiia de ncrcare paralel (LOAD), codul strilor la care se face saltul, condiia de iniializare (CLR).Din diagrama strilor se observ c secvena de numrare este: P0>P1>P2>P3>P4>P6.Salturi exist ntre strile:P2>P6, P3>P6, Scrierea funciilor logice se poate face direct din diagrama strilor.

1. Funcia de numrare:

COUNT=P0*C+P1*A+P2*B+P3*C+P4*A

Numrtorul trebuie ncrcat paralel atunci cnd trebuie s efectueze tranziii care nu sunt codificate n secvena binar de numrare..

2. Condiia de ncrcare paralel este:

LOAD P0*C+P1*D+P5*C+P6*B

3. Intrrile de date trebuie s conin codul strii la care se face saltul; adic n starea P0, intrrile DA, DB, DC trebuie s asigure tranziia n starea P6 (s aib aplicat combinaia 110). Similar, din starea P1, trebuie asigurat saltul n starea P6, s.a.m.d.

DA P0 P1

DB P0 P1 P6 DC P6

Aceasta ntruct:DADBDC

110P0

110P1

000P2

001P6

000P5

4. CLR PST(punere sub tensiune)

In Fig.11.2. 7. este schema logic a circuitului implementat cu multiplexoare i numrtor.

1.2.4 Utilizarea memoriilor fixe programabile PROM la sinteza circuitelor secveniale sincrone

Utilizarea memoriilor fixe mpreun cu alte circuite cum ar fi registre, numrtoare, multiplexoare, permite realizarea circuitelor secveniale sincrone caracterizate printr-o flexibilitate sporit.

Vom proiecta dou structuri de circuite secveniale realizate cu memorii fixe programabile PROM.

De notat c indiferent de structura adoptat, memoriile PROM ndeplinesc n general urmtoarea funcie: aplicndu-se la intr rile de adresare ale memoriei codul strii prezente, la ieire apare codul strii urmtoare la care se poate face saltul i eventual funciile de ieire.

In Fig.11.2. 8 este prezentat un circuit secvenial realizat cu multiplexoare, numrtoare i memorie PROM; acest circuit lucreaz dup diagrama strilor fcut anterior i se obine prin nlocuirea circuitului decodificator i a porilor logice folosite pentru obinerea semnalelor: DA, DB, DC, Ms i Md cu o memorie PROM. Semnalele care se aplic la intrrile de date ale multiplexoarelor sunt identice n cele dou cazuri.

De notat c ntruct diagrama st rilor are numai 7 stri, codificate cu 3 variabile de stare, memoria cea mai mic de care ar fi nevoie ar trebui s aib 8 cuvinte de 3 bii. ntruct nu se produc memorii cu capacitate aa mic se va folosi memoria SN74188 organizat n 32 cuvinte a cte 8 cifre binare; o asemenea memorie p oate fi folosit pentru generarea att a strii urmtoare ct i a funciilor de ieire: Ms i Md.

In schem intrrile cu ponderea cea mai mare (23, 24) sunt legate la mas; prin urmare se pot adresa doar primele 8 cuvinte.In exemplul dat memoria este incomplet folosit, ceea ce este de fapt un fenomen general datorat numrului limitat de tipuri de memorie produse n serie. Tabelul de programare al memoriei se completeaz pe baza datelor din diagrama strilor; pentru fiecare stare, la adresa selectat de codul acesteia, se memoreaz codul strii urmtoare, care se obine prin salt, deci nu prin incrementare.

Fig.11.2. 8

In tabelul de mai jos se prezint programarea memoriei (cu * s-au notat biii neutilizai).

IntrriIeiri

242322212076543210

00000****0110

00001****0110

00010****1000

00011****1***

00100****0***

00101****1000

00110****0011

00111****0000

ABCNu se folosescMdMsQAQBQC

Pentru structura prezentat la codificarea strilor nu se mai impune restricia ca acestea s prezinte o secven de numrare. Deci exist o mai mare libertate la codificarea strilor. Dezavantajul acestei structuri este c necesit mai mult memorie.

Pentru exemplificare s-a considerat aceeai diagram a strilor; intrrile la multiplexoare rmn neschimbate.

De notat c n acest caz se vor utiliza 24 cuvinte de memorie (de 3 ori mai multe cuvinte dect n structura anterioar ).