Circuite Logice Combinationale,

Tema 4

nvmntul profesional i tehnic n domeniul TICProiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013

Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic

str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, [email protected] electronice digitaleMateriale de nvare partea a II-a Domeniul: Electronic i automatizriCalificarea: Electronist reele de telecomunicaiiNivel 22009AUTOR:

Mihaela Markovits Profesor grad didactic I Colegiul Tehnic George Bariiu Baia MareCOORDONATOR:

Remus Cazacu Profesor grad didactic I, Colegiul Tehnic de Comunicaii N.V. Karpen Bacu

CONSULTAN:IOANA CRSTEA expert CNDIPT

GABRIELA CIOBANU expert CNDIPTANGELA POPESCU expert CNDIPT

DANA STROIE expert CNDIPTAcest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013Cuprins

4I. Introducere

6II. Resurse

7Tema 4. Codificatoare. Decodificatoare

7Fia de documentare 4.1

13Activitatea de nvare 4.1 Codificatoare

15Activitatea de nvare 4.2 Decodificatoare

18Tema 5. Demultiplexoare. Multiplexoare


23Activitatea de nvare 5.1 Demultiplexoare

25Activitatea de nvare 5.1 Multiplexoare

27Tema 6. Comparatoare


30Activitatea de nvare 6.1 Comparatoare

32Glosar

33III.Bibliografie

I. Introducere

Materialul de nvare are rolul de a conduce elevul la dobndirea competenelor:

Identific circuite integrate logice

Implementeaz funcii binare simple cu circuite integrate logice

Interconecteaz circuite integrate logice n montaje

Verific funcionarea montajelor

Domeniul: Electronic i automatizri

Calificarea: Electronist reele de telecomunicaii

Nivelul de calificare: 2

Materialul cuprinde:

fie de documentare

activiti de nvare

glosarPrezentul material de nvare se adreseaz elevilor din anul de completare, domeniul Electronic i automatizri, calificarea Electronist reele de telecomunicaii.

TemaCompetena/rezultatul nvriiElemente componente

Tema 4. Codificatoare. Decodificatoare



Verific funcionarea montajelorFia de documentare 4.1.

Codificatoare. Decodificatoare

Activitatea de nvare 4.1.

Codificatoare


Decodificatoare

Tema 5. Demultiplexoare. MultiplexoareIdentific circuite integrate logice


Verific funcionarea montajelorFia de documentare 5.1.

Demultiplexoare. Multiplexoare


Demultiplexoare

Activitatea de nvare 5.2. Multiplexoare

Tema 6. ComparatoareIdentific circuite integrate logice

Verific funcionarea montajelor

Fia de documentare 6.1.

Comparatoare


Absolvenii nivelului 2, an de completare, calificarea Electronist reele de telecomunicaii, vor fi dobndi abilitai i cunotine care le vor permite s continue pregtirea la nivelul 3.

II. Resurse

Prezentul material de invare cuprinde diferite tipuri de resurse care pot fi folosite de elevi:

fie de documentare; activiti de nvare; glosar; bibliografie.

Elevii pot folosi att materialul prezent (n forma printat) ct i varianta echivalent online.

Tema 4. Codificatoare. Decodificatoare

Fia de documentare 4.1

Codificatorul este circuitul logic folosit pentru a realiza conversia unui numr zecimal n cod binar sau BCD. El furnizeaz la ieire un cuvnt de cod de mai muli bii la activarea uneia sau mai multor intrri.

Codificatorul de adres realizeaz codificarea binar a unui numr zecimal. El este realizat n dou variante:

Ca circuit neprioritar, folosit atunci cnd se activeaz o singur intrare

Ca circuit prioritar, folosit atunci cnd se activeaz mai multe intrriCodificatorul de adres neprioritar are 7 intrri (I1 I7) i 3 ieiri (A0, A1, A2).

Fig.1 Schema bloc a codificatorului de adres neprioritarLa activarea unei intrri cu nivel logic 1, pe ieiri apare codul binar corespunztor intrrii activate. I1I2I3I4I5I6I7A2A1A0

1000000001

0100000010

0010000011

0001000100

0000100101

0000010110

0000001111

Fig.2 Tabelul de adevr al codificatorului de adres neprioritar

n cazul activrii simultane a mai multor intrri exist posibilitatea apariiei unei adrese eronate pe ieiri. Codificatorul de adres neprioritar este realizat cu pori logice de tip SAU (OR).Codificatorul de adres prioritar este realizat astfel nct pe ieiri apare codul intrrii cu prioritatea cea mai mare dintre cele activate. n acest scop fiecrei intrri de date i se asociaz o prioritate, care crete cu numrul su de ordine.

Fig.3 Schema bloc a codificatorului de adres prioritar Circuitul are att intrrile ct i ieirile active pe nivel logic 0: 8 intrri prioritare de date, ; o intrare de condiionare a funcionrii, ; o ieire care semnalizeaz faptul c toate intrrile de date sunt inactive, ; o ieire care semnalizeaz faptul c cel puin o intrare de date este activat,; 3 ieiri pe care apare, complementat, codul binar corespunztor intrrii de date cu prioritatea cea mai mare dintre cele activate, .

1xxxxxxxx11111

01111111111101

0xxxxxxx000010

0xxxxxx0100110

0xxxxx01101010

0xxxx011101110

0xxx0111110010

0xx01111110110

0x011111111010

00111111111110

Fig.4 Tabelul de adevr al codificatorului de adres prioritarCodificatorul de adres prioritar exist ca circuit integrat i are codul de catalog 74148.

Fig.5 Codificatorul de adres prioritar 74148 Codificatorul zecimal-BCD codific un numr zecimal n cod BCD. El exist ca circuit integrat , avnd cele 9 intrri i 4 ieiri active pe nivel logic 0. Codul de catalog al integratului este 74147.

Fig.6 Codificatorul zecimal - BCD 74147

Decodificatorul (DCD) este circuitul logic care activeaz una sau mai multe ieiri n funcie de un cuvnt de cod (adres) aplicat pe intrri.

Decodificatorul BCD-zecimal convertete un numr din BCD (zecimal codat binar) n cod zecimal. Circuitul are 4 intrri de adres (A, B, C, D) i 10 ieiri active pe nivel logic 0 ( ).

Fig.7 Schema bloc a decodificatorului BCD-zecimalDecodificatorul identific codul BCD aplicat pe intrri i activeaz prin 0 logic linia de ieire corespunztoare acestui cod.ABCD

00000111111111

00011011111111

00101101111111

00111110111111

01001111011111

01011111101111

01101111110111

01111111111011

10001111111101

10011111111110

10101111111111

10111111111111

11001111111111

11011111111111

11101111111111

11111111111111

Fig.8 Tabelul de adevr al decodificatorului BCD-zecimal

Strile 1010, 1011, 1100, 1101, 1110, 1111 sunt considerate stri false pentru c nu sunt incluse n codul BCD. La aplicarea codului corespunztor uneia din aceste stri, toate ieirile circuitului vor fi pe nivel logic 1.Decodificatorul BCD-zecimal se poate realiza cu 10 pori I NU (NAND), sau poate fi utilizat circuitul integrat 7442.

Fig.9 Decodificatorul BCD - zecimal 7442

Decodificatorul BCD- 7 segmente comand sistemele de afiaj numeric realizate cu apte segmente luminoase care pot fi becuri, diode electroluminiscente (LED-uri) sau cristale lichide. Circuitul are 4 intrri de adres (A, B, C, D) i 7 ieiri (a, b ,c, d, e, f, g) care comand apte segmente dispuse sub forma cifrei 8. a. b.Fig. 10 Decodificatorul BCD-7 segmente: a. Schema bloc; b. Dispunerea segmentelor n sistemul de afiaj numericAfiarea cifrei dorite ( vezi Fig. 11) se poate obine pornind de la starea iniial n care segmentele sunt fie toate aprinse, fie toate stinse.

Fig.11 Configuraia cifrelor n sistemul de afiaj numericStarea segment aprins se asociaz cu valoarea logic 1, iar cea de segment stins, cu valoarea logic 0.ABCDabcdefg

000001111110

000110110000

001021101101

001131111001

01004011001

010151011011

011060011111

011171110000

100081111111

100191110011

Fig.12 Tabelul de adevr al decodificatorului BCD-7 segmente

Pentru decodificatorul BCD-7 segmente exist dou circuite integrate, circuitul 7448 care respect tabelul de adevr din Fig.12 i circuitul 7446 care are aceleai conexiuni externe ca i 7448, dar este proiectat pornind de la ipoteza c toate segmentele sunt iniial stinse i se aprind cele corespunztoare afirii cifrei dorite. Fig.13 Decodificatoarele BCD 7 segmente 7446 i 7448Activitatea de nvare 4.1 Codificatoare Competene:



Verific funcionarea montajelorObiective vizate:

s identifici tipuri de codificatoare s explici funcionarea codificatoarelor de adres i a codificatorului zecimal-BCD s precizezi rolul pinilor circuitelor integrate codificator de adres prioritar, respectiv codificator zecimal-BCD s evaluezi rolul circuitelor codificatoare n montajeTipul activitii: Cubul

Sugestii:

Clasa este mprit n 6 grupe, fiecare grup avnd cte un coordonator care va rostogoli un cub, urmnd ca grupa pe care o conduce s rezolve n 10 minute sarcina indicat de profesor pe faa superioar a cubului

Timp de lucru recomandat: 45 de minute

Coninutul: Codificatoare Obiectivul: Aceast activitate v va ajuta s identificai codificatoarele i s nelegei funcionarea i rolul acestora.Enun: Rezolvai sarcina care v revine prin rostogolirea aleatoare a cubului:

Descrie codificatoarele de adres (neprioritar i prioritar) i codificatorul zecimal-BCD Compar din punctual de vedere al conexiunilor codificatoarele de adres (neprioritar i prioritar) i codificatorul zecimal-BCD Analizeaz funcionarea codificatoarelor de adres (neprioritar i prioritar) i a codificatorului zecimal-BCD Asociaz ntr-un tabel de adevr nivelul logic al ieirilor n funcie de nivelul logic al intrrilor, pentru a explica funcionarea codificatoarelor de adres neprioritar i prioritar Aplic informaiile din catalogul de circuite logice integrate pentru a identifica configuraia circuitelor integrate 74147 i 74148 Argumenteaz superioritatea codificatorului de adres prioritar fa de cel neprioritar

Evaluare:

Timp de 5 minute coordonatorul fiecrei grupe va prezenta n plen rezultatele obinute. Punctajul realizat de fiecare grup se va acorda de ctre profesor n funcie de: ncadrarea n timp pentru rezolvarea sarcinii de lucru corectitudinea prezentrii

calitatea prezentrii

Activitatea de nvare 4.2 Decodificatoare Competene:




s identifici tipuri de decodificatoare integrate s explici funcionarea circuitelor decodificatoare s precizezi rolul pinilor circuitelor integrate decodificatoare

s evaluezi rolul circuitelor decodificatoare n montajeTipul activitii: Metoda grupurilor de experi

Sugestii:

Elevii se mpart n 4 grupe, fiecare grup avnd iniial de rezolvat sarcinile nscrise ntr-o fi de lucru

Timp de lucru recomandat: 30 minute

Coninutul: Descrierea circuitelor decodificatoare Obiectivul: Aceast activitate v va ajuta s recunoatei circuite logice decodificatoare i s nelegei funcionarea i rolul acestora.

Enun: Avei la dispoziie 20 de minute pentru a rezolva sarcina de lucru care revine grupei voastre. Reorganizai apoi grupele, astfel nct n grupa nou format s existe cel puin o persoan din grupa iniial. Timp de 10 minute mprtii cu ceilali colegi din grupa nou format cunotinele acumulate la pasul anterior.

Grupa 1 Descrierea decodificatorul BCD-zecimal1. Definii rolul decodificatorului BCD-zecimal2. Desenai schema bloc a decodificatorului BCD-zecimal3. Precizai conexiunile decodificatorului BCD-zecimal Grupa 2 Descrierea decodificatorul BCD-7 segmente1. Definii rolul decodificatorului BCD-7 segmente2. Desenai schema bloc a decodificatorului BCD-7 segmente3. Precizai conexiunile decodificatorului BCD-7 segmenteGrupa 3 Funcionarea decodificatorul BCD-zecimal1. Completai tabelul de adevr al decodificatorului BCD-zecimal2. Explicai funcionarea circuitului pe baza tabelului de adevr3. Asociai ntabelul de mai jos pinii circuitului integrat 7442 cu conexiunile decodificatorului BCD-zecimal, preciznd i tipul conexiunii (intrare/ieire):ConexiuneaNumrul pinului pe circuitul integrat 7442

Tipul conexiuniiNotaie

Grupa 4 Funcionarea decodificatorul BCD-7segmente

1. Prezentai modul n care sunt dispuse segmentele n sistemele de afiaj numeric 2. Desenai configuraia cifrelor n sistemele de afiaj numeric3. Completai tabelul de adevr al decodificatorului BCD-7segmente, asociind starea segment aprins cu valoarea logic 1, iar cea de segment stins, cu valoarea logic 0.

Evaluare: Se realizeaz o interevaluare ntre elevi dup urmtoarele criterii:

1p- ncadrarea n timp pentru rezolvarea sarcinii de lucru

1p- claritatea desenelor executate4p- corectitudinea schemelor i tabelelor 2p- exactitatea datelor de catalog2p- identificarea configuraiei circuitelor integrate

Tema 5. Demultiplexoare. Multiplexoare


Demultiplexorul (DMUX) este circuitul logic care distribuie datele de pe o cale de intrare pe mai multe ci de ieire. Calea de ieire pe care sunt transmise datele este selectat printr-un cuvnt de cod (adres).

Circuitul are:

o intrare de condiionare a funcionrii, G1, care permite funcionarea atunci cnd este legat la mas (nivel logic 0); o intrare de date, G2, comun tuturor ieirilor; n intrri de adres; 2n ieiri active pe nivel logic 0. Un demultiplexor de 3 bii are 3 intrri de adres (A,B,C) i 8 ieiri ().

Fig.1 Schema bloc a unui DMUX de 3 biiFuncionarea circuitului, ilustrat n tabelul de adevr din Fig.2 pentru un demultiplexor de 2 bii, poate fi prezentat pe scurt astfel: dac G1 este pe nivel logic 1, circuitul este blocat, toate ieirile fiind n 1 logic

circuitul funcioneaz numai cu G1 legat la mas pentru fiecare dintre cele 4 combinaii distincte posibile care se pot aplica pe intrrile de adres este selectat cte o ieire pe ieirea selectat se transmit datele de pe G2G1G2AB

1xxx1111

00000111

01001111

00011011

01011111

00101101

01101111

00111110

01111111

Fig. 2 Tabelul de adevr al unui DMUX de 2 bii (4 ci)

Dac nu se utilizeaz intrarea de date, demultiplexorul devine un decodificator cu rolul de a selecta ieirea corespunztoare codului binar aplicat pe intrrile de adres.

Fig. 3 Demultiplexoare integrate din seriaTTL

Multiplexorul (MUX) este circuitul logic care permite trecerea datelor de la una din intrri la o unic ieire. Selecia intrrii se realizeaz prin intermediul unui cuvnt de cod (adres).Circuitul are:

o intrare de condiionare a funcionrii, , care permite funcionarea atunci cnd este legat la mas (nivel logic 0); n intrri de adres; 2n intrri de date; o ieire, W.Un multiplexor de 3 bii are 3 intrri de adres (A, B, C), 8 intrri de date (x0 x7) i o singur ieire (W).

Fig.4 Schema bloc a unui MUX de 3 bii (8 ci) Pentru un multiplexor de 2 bii funcionarea este ilustrat de tabelul de adevr din Fig.5.

ABx0x1x2x3W

1xxxxxx0

0000xxx0

0001xxx1

001x0xx0

001x1xx1

010xx0x0

010xx1x1

011xxx00

011xxx11

Fig.5 Tabelul de adevr al unui MUX de 2 bii (4 ci) Dac este pe 1logic, circuitul este blocat, ieirea W fiind n 0 logic Cuvntul de cod aplicat pe intrrile de adres duce la selecia unei intrri de date Pe ieire apar datele (0 sau 1) prezente pe intrarea de date selectat

Circuitele integrate multiplexoare pot avea pe lng ieirea W i ieire , sau numai ieire .

Fig.6 Multiplexoare integrate din seria CMOS

Fig.7 Multiplexoare integrate din seriaTTLActivitatea de nvare 5.1 DemultiplexoareCompetene:




s identifici tipuri de demultiplexoare

s explici funcionarea demultiplexoarelor

s utilizezi circuitele integrate demultiplexoare ca decodificatoare de adres

s precizezi rolul pinilor circuitelor integrate demultiplexoare/decodificatoare

s evaluezi parametrii specifici circuitelor integrate demultiplexoare

Tipul activitii: Expansiune

Sugestii:

elevii se pot organiza n grupe mici (2-3 elevi) sau pot lucra individual


Coninutul: Descrierea circuitelor integrate demultiplexoareObiectivul: Dup aceast activitate vei putea s utilizai circuitele integrate demultiplexoare n diferite aplicaii.

Enun: Pornind de la urmtoarele patru enunuri incomplete, realizai un eseu de aproximativ 14 rnduri n care s dezvoltai ideile coninute n enunuri. n realizarea eseului cu titlul "Demultiplexorul" trebuie s folosii cele 10 cuvinte/expresii din lista dat.1. Demultiplexorul este circuitul logic care transmite ..................................................... 2. Un demultiplexor de 3 bii (8 ci) are o intrare de condiionare a funcionrii, ...........................................................

3. Funcionarea demultiplexorului poate fi descris astfel:

dac intrarea de condiionare a funcionrii este pe nivel logic 1 (+VCC), circuitul este blocat, toate ieirile fiind ...............

circuitul funcioneaz numai cu ......................

pentru fiecare dintre cele 16.........................

datele de pe intrarea de date .................... 4. Dac nu se folosete intrarea de date, demultiplexorul devine....................................

Lista de cuvinte/expresii: datele, intrri de adres, intrare de date, ieiri, nivel logic 1, intrarea de condiionare a funcionrii, mas, combinaii distincte posibile, transmise, decodificator de adres.

Evaluare: 5 puncte pentru folosirea corect n contex a celor 10 cuvinte/ expresii date n list

5 puncte pentru corectitudinea informaiilor

Activitatea de nvare 5.1 MultiplexoareCompetene:




s identifici circuite logice multiplexoare

s explici funcionarea multiplexoarelor

s precizezi rolul circuitelor integrate multiplexoare

s evaluezi parametrii specifici circuitelor integrate multiplexoare

Tipul activitii: Harta pianjen

Sugestii:

elevii se pot organiza n grupe mici (2-3 elevi) sau pot lucra individual


Coninutul: Descrierea circuitelor integrate multiplexoareObiectivul: Aceast activitate v va ajuta s utilizai circuitele integrate multiplexoare n montaje.

Enun: Folosind diferite surse (Internet, reviste de specialitate, Catalog de circuite integrate digitale, fia de documentare etc. ) obinei informaii despre multiplexorul de 8 ci (3 bii) i organizai-le dup modelul de mai jos:

Evaluare: Punctajul se acord difereniat n funcie de calitatea i numrul informaiilor furnizate, cte 2 puncte pentru fiecare informaie corect.

Tema 6. Comparatoare


Comparatorul digital este circuitul logic care permite determinarea valorii relative a dou numere binare.

Comparatorul digital de 1 bit compar dou numere de cte 1 bit, indicnd la ieire situaia n care se gsesc acestea.

Fig.1. Schema bloc a comparatorului digital de 1 bit

Circuitul are 2 intrri (Ai , Bi) i 3 ieiri (Y1, Y2, Y3). Pe intrri se aplic biii de acelai rang, iar pe ieiri apare rezultatul comparrii acestora:

situaia Ai < Bi, semnalizat cu nivel logic 1 pe ieirea Y1 situaia Ai = Bi, semnalizat cu nivel logic 1 pe ieirea Y2 situaia Ai > Bi, semnalizat cu nivel logic 1 pe ieirea Y3 AiBiY1 ( Ai < Bi)Y2 (Ai = Bi)Y3 (Ai > Bi)

00010

01100

10001

11010

Fig.2. Tabelul de adevr al comparatorului digital de 1 bitComparatorul digital de 4 bii compar dou numere, A i B, de cte 4 bii.A = A0 * 20 + A1 * 21 + A2 * 22 + A3 * 23B = B0 * 20 + B1 * 21 + B2 * 22 + B3 * 23

Fig.3 Schema bloc a comparatorului digital de 4 bii

Circuitul are:

8 intrri de date, A0A3 pentru biii numrului A i B0B3 pentru biii numrului B;

3 intrri de expandare (I.E.), ABi, utile pentru compararea unor numere mai mari de 4 bii; 3 ieiri care semnalizeaz poziia relativ a numerelor A i B, ABo. Intrri de dateIntrri de expandareIeiri

A3;B3A2;B2A1;B1A0;B0A > BA < BA = BA > BA < BA = B

A3>B3xxxxxx100

A3B2xxxxx100

A3=B3A2B1xxxx100

A3=B3A2=B2A1B0xxx100

A3=B3A2=B2A1=B1A0

Circuite Logice Combinationale,

Documents

Transcript of Circuite Logice Combinationale,