ORGANIZAREA CALCULATOARELOR

1. Se da un modul ALU pe 4 biti, de tipul 74181. Acest ALU se poate utiliza si pentru arealiza comparatia intre 2 numere formate din 4 biti: A3A2A1A0 si B3B2B1B0 (A3,B3 sunt msb).Pentru realizarea comparatiei modulul este prevazut cu iesirea (A = B).

Se aplica cei doi operanzi de comparat pe intrarile Ai si Bi (i = 0,1,2,3) si se programeazamodul aritmetic (M = 1). Cum se stabileste daca A este mai mare decat B?

a) Selectand operatia aritmetica A plus B (S3S2S1S0 = 1001) si urmarind iesirea (A = B),care trebuie sa fie 0.

b) Selectand operatia aritmetica A plus B (S3S2S1S0 = 1001) si urmarind iesirile Cn+4 si(A = B), care trebuie sa fie 1 si, respectiv, 1.

c) Selectand operatia aritmetica A minus B minus 1 (S3S2S1S0 = 0110) si urmarind iesirileCn+4 si (A = B), care trebuie sa fie 0 si, respectiv, 1. d) Selectand operatia aritmetica A minus B minus 1 (S3S2S1S0 = 0110) si urmarind iesirileCn+4 si (A = B), care trebuie sa fie 1 si, respectiv, 0.

2. Se da un numarator binar pe 4 biti de tipul 74193 cu schema bloc:

Numaratorul se afla in starea 1110 (Q0 = 1, Q1 = 1, Q2 = 1, Q3 = 0), iar CPU si CPD sunt inlogic 0. Pe intrarile LOAD , D0, D1, D2, D3, MR se aplica combinatia 0, 0001, 0. Daca CPU comutadin 0 in 1 sa se stabileasca care este starea urmatoare a numaratorului.

a) 1111, pentru ca numaratorul evolueaza in sens direct la aplicarea frontului ridicator alCPU;

b) 0000, pentru ca actioneaza comanda asincrona MR; c) 0001, pentru ca comanda CPU nu are efect atata timp cat LOAD = 0, care activeazaintrarile paralele (D0, D1, D2, D3).

d) 1110, pentru ca numaratorul este actionat numai pe frontal coborator al tactului si, decifrontul ridicator nu are nici un efect asupra numaratorului.

3. Se da un numarator binar pe 4 biti de tipul 74193, avand schema bloc:

Numaratorul este in starea 0111, (Q0=0, Q1=1, Q2=1, Q3=1), iar CPU si CPD sunt in starealogic 0. Configuratia intrarilor este LOAD=1, D0, D1, D2, D3= 1001, MR = 0. Cum reactioneazaiesirile CARRY si BORROW ,

daca pe CPD se aplica un impulsa) Pe CARRY apare un impuls negativ in semiperioada a doua a tactului;b) Pe BORROW apare un impuls negativ in semiperioada a doua a tactului;

c) Nu se intampla nimic, cele doua iesiri ramanand in 1, pentru ca numaratorul evolueazadin 0111 in 1011;

d) Ambele iesiri comuta in 0 pentru ca LOAD=1.

4. Se da modulul numarator modulo 10, tip 74192, cu schema terminala:

Numaratorul este in starea 0111, (Q0=0, Q1=1, Q2=1, Q3=1), iar CPU si CPD sunt in 0.Daca LOAD= 0, pe D0, D1, D2, D3 se aplica 1001, iar MR = 0, sa se stabileasca cum se vor

comporta iesirile

CARRY si BORROW daca pe CPD se aplica un impulsa) Se va genera un impuls negativ pe BORROW , in semiperioada a doua a tactului, iar pe

CARRY se mentine 1;b) Se va genera un impuls negativ peCARRY , in semiperioada a doua a tactului, iar pe

BORROW se mentine 1; c) Datorita comenzii LOAD= 0 se inscrie combinatia 1 0 0 1, iar pentru ca CPU este in 0,CARRY va comuta in 0, iar BORROW se mentine in 1;

d) Numaratorul comuta in starea 0110 si, deci, CARRY si BORROW raman nemodificate.

5. Se considera modulul registru pe 4 biti cu deplasare dreapta, de tipul 74195, cu schematerminala:

Starea registrului este 1 0 1 1, (Q0=1, Q1=0, Q2=1, Q3=1)Se defineste vectorul de intrare ( MRDDDDPEKJ ,,,, 3210 ). Care va fi starea urmatoare a

registrului dupa aplicarea unui front ridicator pe intrarea CLOCK, daca vectorul de intrare areconfiguratia: (1, 0, 1, 0 1 1 1, 1)

a) 0 1 1 1, pentru ca s-a activat intrarea paralela;b) 0 0 0 0, pentru ca s-a activat comanda RESET;

c) 0 1 0 1, pentru ca s-a selectat regimul serie si in prima celula se inscrie 0Q , restuldeplasandu-se spre dreapta;

d) 1 1 0 1, pentru ca s-a selectat regimul serie, iar in prima se inscrie 1, restul deplasandu-sespre dreapta.

6. Se considera urmatoarea schema de interconectare la un modul de registru de deplasare pe4 biti, reversibil, 74194:

Starea registrului este 0 0 1 1, (Q0=0, Q1=0, Q2=1, Q3=1)Se desemneaza vectorul de intrare ( MRDDDDDDSS SLSR 321010 )Cum evolueaza registrul pe urmatoarele 3 fronturi ridicatoare ale tactului daca vectorul de

intrare are configuratia particulara (Q2Q31 1101 01): a) 1 1 0 1, 1 0 1 0, 1 1 0 1

b) 1 1 0 1, 1 1 0 1, 1 0 1 0c) 1 1 0 1, 1 1 1 0, 1 1 1 0d) 1 1 0 1, 1 1 1 0, 1 1 1 1

7. Se considera sumatoarele partitionate in grupe de biti multioperand. Numarul operanziloreste 9, iar lungimea operanzilor este 32, dimensiunea unui bloc este 3 (deci, fiecare transa contine 9biti). Sa se analizeze cate iesiri are un subsumator de bloc SAi:

a) 6, pentru ca log232 + 1 = 5 + 1 = 6;b) 4, pentru ca sumatorul de coloana are tot 4 biti;c) 6, pentru ca sunt 9 operanzi, iar dimensiunea unui bloc este 3 si 9 – 3 = 6;

d) 6, pentru ca valoarea maxima posibila pe grupa este 7 x 9 = 63, care este reprezentabilpe 6 biti.

8. Se considera un circuit codificator de prioritate cu 8 intrari, model 74148.

Se defineste vectorul de intrare ( 0 1 7 iI I I EK ) si vectorul de iesire ( 0 0 1 2E A A A GS ).Care este vectorul de iesire pentru urmatorul vector de intrare (0 1 0 1 0 0 1 0 0):

a) (1 1 1 0 0) b) (1 1 0 0 0)

c) (1 0 1 1 0)d) (1 1 0 0 1)

9. Se dau module de codificare de prioritate COP 8 si se cere o structura serie pentru uncodificator de prioritate cu 64 de intrari (COP 64), realizat din COP 8. Intrarile sunt desemnate

630 ....II unde 63I are prioritate maxima.Structura este in 2 nivele, constand din 8 - COP 8 legate in serie, in nivelul 1,si 3 porti SI 8

si un COP 8, in nivelul 2.Lantul de COP 8 din nivelul 1 si COP 8 din nivelul 2 sunt activate pe iE cu comanda

externa EN = 0. Vectorul de iesire 5 4 3 2 1 0A A A A A A este format din 2 segmente ( 5 4 3A A A ) si

( 2 1 0A A A ), unde 5 4 3A A A sunt furnizate de COP 8 nivel 2, iar 2 1 0A A A sunt furnizate de iesirileportilor SI 8.

Daca intrarile 55I si 7I sunt active (adica “0”) in nivelul 1, sa se stabileasca vectorii de

intrare in cele 3 porti SI 8 si in COP 8 nivel 2 ( 067 ....III ) a) SI 82 = (1 0 1 1 1 1 1 1)

SI 81 = (1 0 1 1 1 1 1 1)SI 80 = (1 0 1 1 1 1 1 1)COP 8nivel 2 = (1 0 1 1 1 1 1 1)

b) SI 82 = (1 0 1 1 1 1 1 1)SI 81 = (1 0 1 1 1 1 1 1)SI 80 = (1 0 1 1 1 1 1 1)COP 8nivel 2 = (0 1 0 0 0 0 0 0 )

c) SI 82 = (1 0 1 1 1 1 1 0)SI 81 = (1 0 1 1 1 1 1 0)SI 80 = (1 0 1 1 1 1 1 0)COP 8nivel 2 = (1 0 1 1 1 1 1 1)

d) SI 82 = (1 0 1 1 1 1 1 1)SI 81 = (1 0 1 1 1 1 1 1)SI 80 = (1 0 1 1 1 1 1 1)COP 8nivel 2 = (1 0 1 1 1 1 1 0)

10. Se dau codificatoare de prioritate COP 2k si se cere un codificator de prioritate COP 2n,unde n = 2k.

Intr-o structura in 2 nivele seriala cate module COP 2k sunt necesare?a) 2n COP 2k in nivelul 1 si 2 COP 2k in nivelul 2;b) n COP 2k in nivelul 1 si 1 COP 2k in nivelul 2;

c) 2k COP 2k in nivelul 1 si 1 COP 2k in nivelul 2;d) 2k COP 2k in nivelul 1 si 2 COP 2k in nivelul 2.

11. Se considera un circuit logic implementand un bloc functional aferent modulului 74148(codificator de prioritate cu 8 intrari) cu schema bloc:

Vectorul de intrare se desemneaza astfel:( EI ,7,65,4,3,2,1,0)Pentru combinatia particulara a vectorului de intrare(0, 1, 0, 1, 0, 1, 0, 1, 1)sa se stabileasca iesirile. Care varianta este corecta?

a) 10 =E , 0=GS , 02 =A , 01 =A , 10 =Ab) 10 =E , 0=GS , 12 =A , 11 =A , 00 =Ac) 10 =E , 1=GS , 02 =A , 01 =A , 10 =Ad) 10 =E , 0=GS , 12 =A , 01 =A , 00 =A

12. Se considera un multiplexor MUX 16 cu iesirea in logica negativa (Z ).

I0 I1 I15

S0

S1

S2

S3

M UX 16

Z

E------

-----

Se defineste vectorul de intrare:(S3S2S1S0 I0I1…..I15 E)

Ce se va genera pe iesirea Z daca vectorul de intrare este: (1010 0111 0111 0101 0001 0)

a) Nimic, pentru ca modulul nu a fost activat. b)I9 = 1 = 0 c)I10 =0 = 1

d)I5 = 1 = 0

13. Se considera un decodificator logic DEC 3/8, tip 74138 cu trei intrari de activare E1E2si E3 si trei intrari de adresare A2A1A0 (unde A2 este msb).

Pentru ce configuratie a intrarilor ( 1 2 3 2 1 0E E E A A A ) se obtine vectorul de iesire(1110 1111):

a) Niciodatab) 010 110

c) 001 011d) 001 101

14. Se considera un circuit SAT model 74182 cu 9 intrari si 5 iesiri.

Sa se precizeze care este setul corect al ecuatiilor pentru iesirile Cn+x, Cn+y, Cn+z: a) 0 0 0n x inC G P G C+ = +

1 1 0 0 1 0 1n y inC G P P G G G G C+ = + +

2 2 1 1 2 0 1 2 0 0 1 2n z inC G P P G G G G G P G G G C+ = + + +

b) 0 0 0n x inC G P G C+ = +

1 1 0 1 2 0 1n y inC G P P G G G G C+ = + +

2 2 1 0 1 0 1 2 0 0 1 2n z inC G P P G G G G G P G G G C+ = + + +

c) 0 0 0n x inC G P G C+ = +

1 1 0 0 1 0 1n y inC G P P G G G G C+ = + +

2 2 1 1 2 0 0 1 2 0 1 2n z inC G P P G G P G G G G G G C+ = + + +

d) 0 0n x inC G P C+ = +

1 1 0 0 1 0n y inC G P P G G G C+ = + +

2 2 1 1 2 0 1 2 0 0 1n z inC G P P G G G G G P G G C+ = + + +

15. Se da un sumator pe 4 biti, realizat din 4 module de sumator elementar si un modul SAT.Care este configuratia bitilor de la iesire, daca:

A = 1101 (A3 = 1, A2 =1, A1 = 0, A0 = 1), A3 este msbB = 1011 (B3 = 1, B2 = 0, B1 = 1, B0 = 1), B3 este msbCin = 1

-----

-----

P0 P1 P2 P3

----- ------ ----- -----

G 0 G 1 G 2 G 3

---- ----- ------ ------

a) Σ0 = 1, Σ1 = 0, Σ2 = 0, Σ3 = 1, COUT = 1, 0G,0P ==

b) Σ0 = 1, Σ1 = 0, Σ2 = 0, Σ3 = 0, COUT = 0, 0G,0P ==

c) Σ0 = 0, Σ1 = 1, Σ2 = 1, Σ3 = 0, COUT = 1, 1G,1P ==

d) Σ0 = 1, Σ1 = 0, Σ2 = 0, Σ3 = 1, COUT = 1, 1G,1P ==

16. Care este ecuatia corecta a iesirilor GRKP si GR

KG in cazul unei grupe cu 4 celule intr-unsumator organizat pe principiul grupelor.

G RUPA K p e 4 b iti

a) GRKG = AK3BK3 + (AK3 + BK3)AK2BK2 + (AK3 + BK3) (AK2 + BK2)AK1BK1 +

(AK3 + BK3) (AK2 + BK2) (AK1 + BK1)AK0BK0

GRKP = (AK3 + BK3) (AK2 + BK2) (AK1 + BK1) (AK0 + BK0)

b) GRKG = AK3BK3 + (AK3 ๏ BK3)AK2BK2 + (AK3 ๏ BK3) (AK2 ๏ BK2)AK1BK1 +

(AK3 ๏ BK3)(AK2 ๏ BK2)(AK1 ๏ BK1)AK0BK0

GRKP = (AK3 ๏ BK3) (AK2 ๏ BK2) (AK1 ๏ BK1) (AK0 ๏ BK0)

c) GRKG = AK3BK3 + (AK3 + BK3)AK2BK2 + (AK3 + BK3) (AK2 + BK2)AK1BK1 +

(AK3 + BK3) (AK2 + BK2) (AK1 + BK1)AK0BK0

GRKP = (AK3 + BK3) ⊕ (AK2 + BK2) ⊕ (AK1 + BK1) ⊕ (AK0 + BK0)

d) GRKG = AK3BK3 + (AK3 ⊕ BK3) (AK2 ⊕ BK2) + (AK3 ⊕ BK3) (AK2 ⊕ BK2) (AK1 ⊕ BK1) +

(AK3 ⊕ BK3) (AK2 ⊕ BK2) (AK1 ⊕ BK1) (AK0 ⊕ BK0) GR

KP = (AK3 ⊕ BK3) (AK2 ⊕ BK2) (AK1 ⊕ BK1) (AK0 ⊕ BK0)

17. Se considera o celula de sumator binar cu intrarile A,B,Tin si cu iesirile: suma (S),componenta de generare (G) componenta de propagare (P).

Daca intrarile sunt A = 1, B = 1 si Tin = 0, care este configuratia corecta a vectorului deiesire (S, P, G): a) (0, 1, 1)

b) (0, 0, 1)c) (1, 0, 1)d) (1, 1, 1)

18. Se considera urmatoarea structura realizata in jurul unui decodificator logic DEC 4/10.

A 0 A 1 A 2 A 3

Sa se analizeze functionarea si sa se precizeze functia realizata de multipolul logic (3, 2),

presupunand ca 0EN =a) E reprezinta diferenta (A-B-C) si F reprezinta imprumutul, in cazul unui scazator

elementar; b) E reprezinta suma (A+B+C) si F reprezinta transportul, in cazul unui sumator elementar;

c) E reprezinta functia logica f(ABC) = Σ(1, 2, 4, 7), iar F reprezinta componenta depropagare a transportului, in cazul unui sumator elementar;

d) E reprezinta suma (A+B+C), iar F reprezinta componenta de generare a transportuluiin cazul unui sumator elementar.

19. Se considera dat un modul de comparator cu 5 perechi de intrari A0 B0....A4 B4, (unde A4B4 este msb), desemnat COMP 5, fara intrari de cascadare, cu iesirile G, E si S. Sa se construiascaun COMP 17, cu intrari A0 B0....A16 B16, in structura paralela. Care solutie este corecta?

a) se realizeaza prin interconectarea a 4 module COMP 5 cu legarea iesirilor

Gi Si la intrarile 10

10

++ ii BsiA (i = 0, 1, 2); b) se realizeaza in structura arborescenta in 2 nivele, unde in primul nivel seintroduc 3 module COMP 5, iar in nivelul 2 un modul COMP 5. In nivelul unu se aplica intrarile A2B2....A16 B16, iar in nivelul 2 se aplica intrarile A0B0A1B1 din COMP 17, pe intrarile A0B0 si A1B1,ale COMP 5, celelalte intrari ale nivelului 2 fiind legate la iesirile Gi si Si (i=0,1,2) din nivelul 1.

c) se realizeaza in structura arborescenta in 2 nivele, unde in primul nivel se introduc 3module COMP 5, iar in nivelul 2 un modul COMP 5. In nivelul 1 se introduc intrarile A2 B2....A16B16, iar in nivelul 2 se introduc intrarile A0B0A1B1 ale COMP 17, pe intrarile A3 B3 si A4 B4, aleCOMP 5, celelalte intrari ale nivelului 2 fiind legate la iesirile Gi si Si (i=0,1,2) din nivelul 1.

d) se realizeaza in structura arborescenta in 2 nivele, unde in primul nivel se introduc 3module COMP 5, iar in nivelul 2 un modul COMP 5. In nivelul 1 se aplica intrarile A0 B0....A14B14, iar in nivelul 2 se aplica intrarile A15 B15 si A16 B16, ale COMP 17, pe intrarile A0B0 si A1B1,ale COMP 5, celelalte intrari ale nivelului 2 fiind legate la iesirile Gi si Si (i=0,1,2) din nivelul 1.

20. Care sunt formulele generale ale unui comparator paralel, pe n ranguri, cutransport accelerat, cu iesirile A > B = G si A< B = S

a) ( )∏=

−−−−

−

=−−−− ⊕⋅+⋅=

i

jjnjnin

n

iinnn BABABAG

11

1

1111 U

( )∏=

−−−−

−

=−−−− ⊕⋅+⋅=

i

jjnjnin

n

iinnn BABABAS

11

1

1111 U

b) ( )∏=

−−−−

−

=−−−− ⊕⋅+⋅=

i

jjnjnin

n

iinnn BABABAG

11

1

1111 U

( )∏=

−−−−

−

=−−−− ⊕⋅+⋅=

i

jjnjnin

n

iinnn BABABAS

11

1

1111 U

c) )(1

1

1

1111 jn

i

jjnin

n

iinnn BABABAG −

=−−−

−

=−−−− ⊕⋅+⋅= ∏U

)(1

1

1

1111 jn

i

jjnin

n

iinnn BABABAS −

=−−−

−

=−−−− ⊕⋅+⋅= ∏U

d) ( )∏=

−−

−

=−−−− ⊕⋅⊕⋅=

i

jjjin

n

iinnn BABABAG

11

1

1111 U

( )∏=

−−

−

=−−−− ⊕⋅⊕⋅=

i

jjjin

n

iinnn BABABAS

11

1

1111 U