Proiectare Logica Digital Logic Design

1

cnic.ro

Exercitiul 4 (L07-18-19) • Implementati in wronex un MUX de 8-1 folosind

MUX-uri de 4-1 si alte circuite necesare

• a) Cu MUX 2-1 +2x(MUX 4-1)

• b) Implementand MUX 4-1 cu Enable

2

Bistabilul JK: tranzitie pe frontul pozitiv 3

Bistabilul de tip D: Clocked D Flip-Flop 4

Folosind linii de intarziere • Imaginati un mod de testare a functionarii a

bistabilului JK

si a bistabilului de tip D

5

Comparatie dintre Dlatch si FF tip D

6

Numaratoare pe 2 biti • Implementati in wronex urmatoarea schema.

• Daca (B1 B0) sunt bitii unui numar binar pe 2 biti, cum evolueaza cu timpul acest numar?

• imaginati un alt circuit care sa numere in sens invers.

7

Numaratoare pe 2 biti • Implementati in wronex urmatoarea schema.

• Daca (B1 B0) sunt bitii unui numar binar pe 2 biti, cum evolueaza cu timpul acest numar?

• imaginati un alt circuit care sa numere in sens invers.

8

Aplicatii bistabili: Divizarea frecventei • Numarator binar crescator,

MOD 8, Asincron

• f=50Hz

9

𝑩𝟎 𝑩𝟏 𝑩𝟐

𝑳𝑺𝑩 𝑴𝑺𝑩

TEMA:

Simulati in wronex aceasta schema!

Ce face schema urmatoare? 10

TEMA:

Simulati in wronex aceasta schema!

Desenati diagrama temporala folosind aceasta pagina.

Ce face schema urmatoare? 11

TEMA. Daca semnalele de CLOCK nu ar fi inversate, cum ar numara acest circuit? Faceti simularea in wronex si diagrama temporala folosind aceasta pagina.

HINT. Pentru a putea relua testarea cu alta ocazie este o idee buna sa salvati intr-un fisier de tip txt codurile introduse in textarea din dreapta–sus a paginii.

Problema ca la examen • Fie un sistem de 4 BB de tip JK adusi in regim de toggle,

numerotati de la 0-3, ale caror intrari de CK au polaritatile: +-+-. Sistemul devine un numarator daca facem urmatoarele conexiuni: CK0=Q1; CK1=Q3; CK2=CLOCK; CK3=!Q2.

• Desenati schema electronica a acestui numarator.

• Simulati in wronex aceasta schema. Folositi BB JK cu S si R.

• Desenati formele de unda (folosind aceasta pagina) pentru semnalele CLOCK, Q0, Q1, Q2 si Q3 pentru 17 perioade ale semnalului de ceas, incepand cu starea 4 pe semiperioada cand semnalul de clock este L.

12

Problema ca la examen Fie 3 BB de tip JK, numerotati de la 0-2, avand polaritatile semnalelor CK -++. Acest sistem devine un numarator daca semnalul CLOCK este legat la toate semnalele CK ale bistabilelor si sunt facute urmatoarele conexiuni: J0=1; K0=!Q1; J1=Q2; K1=Q0; J2=Q0 si K2=!Q1. 1. Desenati schema electronica a acestui numarator. 2. Desenati formele de unda pe caiet pentru semnalele CLOCK, Q0, Q1 si Q2 pentru 6 perioade ale semnalului de clock, incepand cu starea 6 pe semiperioada cand semnalul de clock este H. (6p) • Simulati in wronex aceasta schema. Folositi BB JK cu S si

R. • Desenati formele de unda (folosind aceasta pagina)

pentru semnalele CLOCK, Q0, Q1, Q2.

13

Problema ca la examen • Un numarator numara conform diagramei 8-0-11-6-

10-4-1-2-8; 3-14-7-5-13-15-4; 12-14; 9-10;. Daca un afisor cu 7 segmente este conectat astfel incât : I0=!Q2, I1=!Q3, I2=!Q1 si I3=!Q0 ce ordine de numarare va indica acest numarator.

14

Simulare Porti cu intarziere • Implementati si incapsulati sub numele "NAND cu

intarziere de 8 pasi " circuitul de mai jos.

• Adaugati-l ca si Gate intr-un nou grid si testati-l asa cum se arata in imaginea de mai jos. Gif-ul animat se gaseste aici.

• Programati CP ca in figura.

15