Bucla de Identitate a Fazei
3
Bucla de identificare a fazei Phase Lock Loop PI sin wt V Vpi V Vin V Vsum V Vsync V Verror cos Phase-Lock Loop V VMulty Vloop Vnoise Iesirea acestui circuit: Vsync este reglat sa aiba aceasi faza ca si Vin. Acest lucru se realizeaza astfel: Semnalului de intrare Vin (defazat la 30 de grade) i se adauga un semnal parazit Vnoise, de amplitudine joasa si frecventa mare, ce reprezinta ori ce zgomot la intrare.
-
Upload
ghinea-iuliana -
Category
Documents
-
view
214 -
download
1
description
calitatea energiei electrice referat
Transcript of Bucla de Identitate a Fazei
Bucla de identificare a fazeiPhase Lock Loop
Iesirea acestui circuit: Vsync este reglat sa aiba aceasi faza ca si Vin. Acest lucru se realizeaza astfel:Semnalului de intrare Vin (defazat la 30 de grade) i se adauga un semnal parazit Vnoise, de amplitudine joasa si frecventa mare, ce reprezinta ori ce zgomot la intrare.
Tensiunea de intrare cu zgomot Vsum este apoi inmultita cu eroarea din bucla de identificare, eroarea devenind mica in timp .
Se observa ca mai ales in prima jumatate a primei perioade cele doua tensiuni au un defazaj semnificativ, dupa care acesta devine mai redus.Tensiunea obtinuta in urma imultiri este recuta printrun filtru trece jos ce da la iesire tensiunea Verror ce trece intr-un block PI (Proportional Integral) si da la iesire tensiunea Vpi caruia i se adauga un semnal triunghiular de tensiune varf-varf 360 V si frecventa 50.Aplicand Sinus acestui semnal se obtine tensiunea Vsync in faza cu Vin si fara zgomot.Aplicand Cosinus se obtine Tensiunea de reactie Vloop ce este inmultita cuTensiunea de intrare cu zgomot.
Acest proces se observa mai clar pentru o tensiune cu unghiul de defazaj mai mare, de exemplu pentru un defazaj de 90 de grade:
