Capitolul 8

2010 1Proiectarea sistemelor digitale

Tematica

Etape ale sintezei sistemelor digitale Diagrame ASM Metode de sinteza a SCC Exemple

2010 2Proiectarea sistemelor digitale

Definiții

2009-2010 PDSD 3

Vom considera sistem digital orice reuniune de circuite numerice combinaţionale sau secvenţiale care interacţionează pe baza unui algoritm pentru realizarea unor obiective bine definite.

SDdate externe rezultatem n

SDdate externe rezultate

m n

k informatii de stare

Fig. 8.1

Fig. 8.2

4

Structura unui sistem digital

2009-2010 PDSD

O analiză detaliată a intrărilor arată că acestea pot fi împărţite în: a) Intrări de comandă externă cu ajutorul cărora se precizează funcţia pe care

trebuie să o realizeze sistemul la un moment dat.b)  Operanzi - date pe care sistemul trebuie să le prelucreze în scopul obţinerii unui

anumit rezultat.

SD

comenzi externe rezultate

m1

n

k

operanzim2

informatii de stare

5

Structura unui sistem digital

2009-2010 PDSD

   schema de execuţie (SE);schema de comandă şi control (SCC) sau controler.

SCC materializează algoritmul de comandă al sistemului numeric.

comenziinterne

SCC SE

TACT

comenziexterne

operanzi

rezultate

informatiide stare

Fig. 8.3

6

Etapele sintezei sistemelor digitale

2009-2010 PDSD

P1) Pornind de la necesităţile formulate de beneficiar se alcătuieşte specificaţia de proiect care conţine în detaliu funcţiile pe care trebuie să le realizeze sistemul, condiţiile concrete de lucru, durata, succesiunea, nivelul de activare, valorile tensiunilor semnalelor la ieşire.

P2) Dacă sistemul iniţial trebuie să realizeze foarte multe funcţii relativ independente sau algoritmul de comandă este prea complicat, se trece la punerea în evidenţă a unor subsisteme mai simple printr-un proces de decompoziţie funcţională care asigură pentru fiecare subsistem realizarea uneia sau mai multor funcţii conectate logic în mod natural.

P3) Se trece la implementarea fiecăruia dintre subsistemele luate în considerare prin divizarea în SCC şi SE.

P4) Pe baza cataloagelor de componente se specifică resursele necesare implementării SE.

P5) Numai după această etapă se pot specifica toate semnalele care asigură interacţiunea între SCC şi SE precum şi toate caracteristicile logice şi electrice ale acestor semnale.

7

P6) Pentru fiecare SCC pusă în evidenţă se specifică printr-una dintre metodele cunoscute algoritmul de conducere. Metodele pentru specificarea algoritmului pot fi împărţite în două mari categorii:a)     metode grafice (de exemplu diagramele ASM);b)     limbaje de descriere hardware (de exemplu limbajele VHDL şi Verilog

HDL).

P7) Se sintetizează SCC printr-una dintre metodele convenabile.

P8) Se analizează funcţionarea ansamblului SE şi SSC cu scopul de a pune în evidenţă eventuale anomalii în funcţionare.

P9) Se testează prin simulare pe calculator funcţionarea globală a sistemului proiectat.

P10) Se trece la implementarea şi testarea sistemului în condiţii reale.

Etapele sintezei sistemelor digitale

2009-2010 PDSD

8

Diagrame ASM - simboluri

2009-2010 PDSD

Si S0

START#

C1,C2# C1,C2#

Fig. 8.5Fig. 8.4

Fig. 8.7Fig. 8.6

9

Diagrame ASM - simboluri

2009-2010 PDSD

XY# X,Y#FF TT

TFFTc)

XF

T a)

F

T b)

XF

T

A

XF

T

A

Fig. 8.8

Fig. 8.9 Fig. 8.10

10

Diagrame ASM - blocuri

2009-2010 PDSD

A

XF

Y#

T

C1 C2#

CB

C1 C2#

T F

INIT#

t

starea A starea Astarea B

TACT

Fig. 8.11

Fig. 8.12

11

Diagrame ASM - blocuri

2009-2010 PDSD

A

XF

Y#

T

C1 C2#

CB

C1 C2#

T F

INIT#

Fig. 8.13

12

Diagrame ASM – sinteza directă

2009-2010 PDSD

A

XF

Y#

T

C1 C2#

CB

C1 C2#

T F

INIT#y1y2

00

01 11

Fig. 8.14

13

Diagrame ASM – sinteza directă

2009-2010 PDSD

)(XY#D1 21 yy

X)Y#XY#(XD2 2121 yyyy

1)Y#(XC1 BA 2112121 Y#X)Y#(XC1 yyyyyyy

1)Y#(XC2# CA 2121 )Y#(XC2# yyyy

R R

TACT

INIT#

D DQ Q

CLK CLK

D

1

D

2

y1 y2

Q Qy1 y2

S0

SP

...Su1

Suk

SU

... ... ...

Conditia de tranzitie

Fig. 8.15

Fig. 8.16

Fig. 8.17

14

Sinteza cu diagrame VEM

2009-2010 PDSD

A

XF

Y#

T

C1 C2#

CB

C1 C2#

T F

INIT#y1y2

00

01 11

XY#

01

-

y1y2

0 1

0

1

C1

XY#

01

-

y1y2

0 1

0

1

C2#

)Y#(XyyyC1 221

)XY#(yyyC2# 221

XY#

00

-

y1y2

0 1

0

1

D1

XY#+XY#

00

-

y1y2

0 1

0

1

D2

)(XY#yD1 2

(X)y)XY#(XY#yD2 22

Fig. 8.18

15

Sinteza cu multiplexoare

2009-2010 PDSD

Y

S1

S0

I0 I3I2I1y1

y2

C1

0 01XY#

Y

S1

S0

I0 I3I2I1y1

y2

D1

0 01XY#

Y

S1

S0

I0 I3I2I1y1

y2

C1

0 01XY#

Y

S1

S0

I0 I3I2I1y1

y2

D2

0 01X

Fig. 8.19

16

Sinteza cu memorii

2009-2010 PDSD

Memorie

Regstare

D1-Dn

Regiesiri

A0-Ak-1Variabilede test

Ak-An-1

Iesirilungi

Iesiriscurte

y1-yn

TACT

Fig. 8.20

17

Sinteza cu memorii

2009-2010 PDSD

A0

A4

A3

A2

A1

CE

O0

O6

O5

O3

O2

O1

O7

O4O3

D1

D2

C2#NC

NC

NC

NC

x

x

x

x

D0

D3

D2

D1

O2

O0

O1

y1

y2

C1C1*

C2#*

X

Y#

MEM

S0

S1

“1”

TACT

CLK

INIT#

CLR#

SN74194

Fig. 8.21

18

Sinteza cu memorii

2009-2010 PDSD

A40

stare O0O1O2O3O4O5O6O7A0A1A2A300001000000

A0 000010001000 000011100100 000000111100 00001100000

B0 000011001000 000011000100 000011001100 000000000010 00000000101

-0 000000000110 000000001110 00000000001

C0 000000001010 000000000110 000000001111 00000000000

-1 000000001001 000000000101 000000001101 00000000000

-1 000000001001 000000000101 000000001101 00000000001

-1 000000001011 000000000111 000000001111 00000000001

-1 000000001011 000000000111 00000000111

y1 C2#C1D2D1Y#Xy2

00001111000011110000111100001111

Fig. 8.22

19

Metoda ONE-HOT

2009-2010 PDSD

S0

SU

...Sp1

Spm

SP

... ... ...

Conditia de tranzitie

Fig. 8.23

20

Metoda ONE-HOT

2009-2010 PDSD

X

SU SP Condiţia de tranziţie

 A

A

B 1

C 1

B A

C A

Y#X

XY#

CBXADA Y#AXDB

AXY#DC

S RR

INIT#

DA DCDBA CB

D DD QQQ

TACT CLK CLKCLK

Fig. 8.24

Fig. 8.25

21

Sinteza VHDL a SCC

2009-2010 PDSD

Fig. 8.26

A

XF

Y#

T

C1 C2#

CB

C1 C2#

T F

INIT#y1y2

00

01 11

22

Sinteza VHDL a SCC

2009-2010 PDSD

Fig. 8.27

23

Sinteza VHDL a SCC

2009-2010 PDSD

Fig. 8.28

2010Proiectarea sistemelor digitale

24