SASE2014 DSP ArquitecturaDSP
-
Upload
pablocotan -
Category
Documents
-
view
230 -
download
0
description
Transcript of SASE2014 DSP ArquitecturaDSP
-
1
Arquitectura de DSP
Ing. Jernimo F. Atencio
mailto:[email protected]:[email protected] -
2
Introduccin
-
3
Seal DTMF
TonoSilencio
Tono TonoSilencioSilencioSilencio
-
4
Tonos
-
5
Tonos
-
6
Tecla 2
-
7
Tecla 2
-
8
Algoritmo de Goertzel
Donde: M: Cantidad de frecuencias a detectar k: componente de la DFT a calcular x(n): Muestras de entrada Hk: Funcin transferencia del filtro X(k): Respuesta del filtro
H0(z)X(0)
Hk(z)X(k)
HN-1(z)X(N-1)
x(n)
x(n)
z-1
z-1
++
+
Wk(n)
Wk(n-1)
Wk(n-2)
2cos(2pk/N)
-1
-e-j2pk/N
yk(n)
-
9
Algoritmo de Goertzel
2212cos21
:obtenemoscuadradoalelevandoymoduloelCalculando
211
:
222
2
NwNwNwN
kNwkX
NweNwNykX
Dada
kkkk
kN
kj
kk
p
p
No da informacin de fase
;02;01
212cos2
kk
kkk
ww
nwnwN
knxnw p
-
10
Check
-
11
Implementacin
Doble
Buffer
Algoritmo
Deteccin
SamplesSamples Valores de energiaTabla Toma de desicin
Digito DTMF
Cada buffer N=102 8 posiciones
1 por cada frecuencia
-
12
Procesadores 0
-Ejecutar programas (instrucciones) almacenados en una memoria. -Realiza operaciones lgicas y aritmticas. -Realiza operaciones de entrada/salida (I/O).
-
13
Procesadores 1
-
14
Procesadores 2
-
15
DSP 0 (Digital Signal Processor).
- Son procesadores - Arquitectura orientada al procesamiento de seales - Tienen hardware dedicado para procesamiento de seales
-
16
DSP 1 (Digital Signal Processor).
-
17
DSP 2 (Digital Signal Processor).
-
18
Caractersticas TMS320C6413
Dd
- 2-ns Instruction Cycle Time; 500-MHz Clock Rate - Six ALUs (32-/40-Bit), Each Supports -Single 32-Bit, -Dual 16-Bit, -Quad 8-Bit Arithmetic per Clock Cycle
-Two Multipliers -Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or -Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
-Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
-
19
Caractersticas TMS320C6413
Dd
- 32-Bit External Memory Interface (EMIF) (SRAM, EPROM, SDRAM, etc) -16K-Byte L1P Program Cache(Direct Mapped) -16K-Byte L1D Data Cache (2-Way Set-Associative) -256K-Byte L2 Unified Mapped RAM/Cache [C6413] (Flexible RAM/Cache Allocation) -1M-Bit (128K-Byte) L2 Unified Mapped RAM/Cache [C6410] (Flexible RAM/Cache Allocation)
-
20
Caractersticas TMS320C6413
Dd
- Host-Port Interface (HPI) [32-/16-Bit] - Two Multichannel Audio Serial Ports (McASPs) - Two Inter-Integrated Circuit (I2C) Buses - Two Multichannel Buffered Serial Ports - Three 32-Bit General-Purpose Timers - Sixteen General-Purpose I/O (GPIO) Pins -288-Pin Ball Grid Array (BGA) Packages (GTS and ZTS Suffixes), 1.0-mm Ball Pitch
-
21
Que tratamos de resolver?
-
22
C64X CPU
09:47 22 de 25
-
23
Registros
09:47 23 de 25
-
24
Unidad Funcional L
Dd
- Comparaciones en 32/40bit (con y sin signo) - Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas en 16 bits - Cuatro operaciones aritmericas en 8 bits - Saturacion (32 bits) - Operaciones logicas bit a bit en 32 bits -Mnimo y mximo (8 y 16 bits) -Desplazamientos, swap
-
25
Unidad Funcional S
Dd
- Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas saturadas en 16 bits - Cuatro operaciones aritmericas saturadas en 8 bits - Dos comparaciones en 16 bits - Cuatro comparaciones en 8 bits - Operaciones logicas bit a bit en 32 bits -Desplazamientos -Saltos
-
26
Unidad Funcional M
Dd
- Multiplicaciones de (32 x 32) - Dos multiplicaciones (16 x 16) - Dos multiplicaciones (16 x 16) junto con una suma - Cuatro multiplicaciones (8 x 8) junto con una suma
-
27
Unidad Funcional D
Dd
- Operaciones sobre direcciones (direccionamiento circular y lineal) - Operaciones logicas bit a bit en 32 bits - Carga de datos
-
28
Unidad Funcional Resumen
Dd
- M: Multiplicar y acumular - L: Operaciones aritmeticas y logicas - S: Operaciones aritmeticas, saltos y manipulacion de bits - D: Operaciones aritmeticas. Direccionamiento Transferencia de datos.
-
29
SSR(Saturation Status Register)
09:47 29 de 25
-
30
Ejemplos de instrucciones
09:47 30 de 25
-
31
Ejemplos de instrucciones
09:47 31 de 25
-
32
C64X CPU
09:47 32 de 25
-
33
Data path A
09:47 33 de 25
-
34
Data path B
09:47 34 de 25
-
35
Data path
09:47 35 de 25
-
36
AMR (Adressing mode Register)
09:47 36 de 25
-
37
Storage
09:47 37 de 25
-
38
Load
09:47 38 de 25
-
39
Ejemplo producto punto
09:47 39 de 25
-
40
Ejemplo producto punto
09:47 40 de 25
-
41
Ejemplo producto punto
09:47
-
42
Optimizacin
09:47
-
43
Desarrollo con DSP: Costos - Chip (25 100 USD) - Kit (500 1000 USD) -JTAG (1200 USD) -Compilador (800 USD) -Capacitacin -Tiempo de desarrollo -Material de desarrollos (prototipos)
-
Page 44
Preguntas
-
Page 45
Gracias por su atencin
mailto:[email protected]:[email protected]:[email protected] -
Page 46
DTMF
ITU-T Q.23 define la
distribucin del teclado
telefnico y de
frecuencias
Cada smbolo se forma
por dos tonos de
frecuencia distinta
1 2 3
6 5 4
7 8 9
# 0 *
A
B
C
D
1209Hz 1336Hz 1477Hz 1633Hz
697Hz
770Hz
852Hz
941Hz
1 2 3
6 5 4
7 8 9
# 0 *
A
B
C
D
-
Page 47
Seal DTMF
TonoSilencio
Tono TonoSilencioSilencioSilencio
-
Page 48
Tonos
-
Page 49
Tonos
-
Page 50
Tecla 2
-
Page 51
Tecla 2
-
Page 52
Check
-
Page 53
Tonos