Culegere Cid

138
CUPRINS Cuprins 1 Algebrˇ a booleanˇ a ¸ si po rt ¸i elementare 1 1.1 Operat ¸ii elementare. Reprezentare a funct ¸iilor logice . . . . . . . . . . 1 1.2 T eoreme ¸ si proprietˇ at ¸i . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.3 Min imi zar ea funct ¸iilor cu diagrame Karnaugh . . . . . . . . . . . . . . 4 1.4 Apli cat ¸ii cu port ¸i logice . . . . . . . . . . . . . . . . . . . . . . . . . . 8 1.5 Analiza circuitelor cu por t ¸i logice . . . . . . . . . . . . . . . . . . . . . 12 2 Multiplexoare, demultiplexoare ¸ si deco dicatoare 15 2.1 Circuite cu multiplexoare . . . . . . . . . . . . . . . . . . . . . . . . . 15 2.2 Decod icatoare. Demultiplexoare . . . . . . . . . . . . . . . . . . . . . 22 2.3 Analiza circ ui telor cu mu lt iple xoar e ¸ si decodi ca toar e . . . . . . . . . 32 3 Automate de stare cu bistabile 35 3.1 Automate de stare simple cu bista bile . . . . . . . . . . . . . . . . . . 35 3.2 Automate de star e cu bi st ab il e ¸ si pa ra me tri . . . . . . . . . . . . . . . 44 3.3 Generat oare de semnale cu bistabile . . . . . . . . . . . . . . . . . . . 53 3.4 Analiza circuitelor cu bistabile . . . . . . . . . . . . . . . . . . . . . . 64 4 Ci rcuit e cu numˇ arˇ atoare integrate 70 4.1 Automate de stare cu n umˇ arˇ atoare . . . . . . . . . . . . . . . . . . . . 70 4.2 Div izo are de fre cvent ¸ˇ a cu numˇ arˇ atoare integrate . . . . . . . . . . . . 76 4.3 Analiza circui tel or cu n umˇ arˇ atoare . . . . . . . . . . . . . . . . . . . . 85 5 Automate de stare asincrone 88 6 Apli cat ¸ii cu memorii 94 6.1 Ext inderea cap aci tˇ at ¸ii de memorare . . . . . . . . . . . . . . . . . . . 94 6.2 Automate de stare cu memorii . . . . . . . . . . . . . . . . . . . . . . 99 7 Registre de deplasare 119 7 .1 Aut omate si nc rone cu registre de deplasare . . . . . . . . . . . . . . . 1 19 7.2 Ge neratoar e de se mnal cu regi st re de de pl asare . . . . . . . . . . . . . 127 7.3 Analiza circ ui te lor cu registre de de pl as ar e . . . . . . . . . . . . . . . . 13 4 i

description

culegere circuite integrate digitale

Transcript of Culegere Cid

Page 1: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 1/138

CUPRINS

Cuprins

1 Algebra booleana si porti elementare 1

1.1 Operatii elementare. Reprezentarea functiilor logice . . . . . . . . . . 1

1.2 Teoreme si proprietati . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.3 Minimizarea functiilor cu diagrame Karnaugh . . . . . . . . . . . . . . 41.4 Aplicatii cu porti logice . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.5 Analiza circuitelor cu porti logice . . . . . . . . . . . . . . . . . . . . . 12

2 Multiplexoare, demultiplexoare si deco dificatoare 15

2.1 Circuite cu multiplexoare . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.2 Decodificatoare. Demultiplexoare . . . . . . . . . . . . . . . . . . . . . 22

2.3 Analiza circuitelor cu multiplexoare si decodificatoare . . . . . . . . . 32

3 Automate de stare cu bistabile 35

3.1 Automate de stare simple cu bistabile . . . . . . . . . . . . . . . . . . 353.2 Automate de stare cu bistabile si parametri . . . . . . . . . . . . . . . 44

3.3 Generatoare de semnale cu bistabile . . . . . . . . . . . . . . . . . . . 53

3.4 Analiza circuitelor cu bistabile . . . . . . . . . . . . . . . . . . . . . . 64

4 Circuite cu numaratoare integrate 70

4.1 Automate de stare cu numaratoare . . . . . . . . . . . . . . . . . . . . 70

4.2 Divizoare de frecventa cu numaratoare integrate . . . . . . . . . . . . 76

4.3 Analiza circuitelor cu numaratoare . . . . . . . . . . . . . . . . . . . . 85

5 Automate de stare asincrone 88

6 Aplicatii cu memorii 94

6.1 Extinderea capacitatii de memorare . . . . . . . . . . . . . . . . . . . 94

6.2 Automate de stare cu memorii . . . . . . . . . . . . . . . . . . . . . . 99

7 Registre de deplasare 119

7.1 Automate sincrone cu registre de deplasare . . . . . . . . . . . . . . . 119

7.2 Generatoare de semnal cu registre de deplasare . . . . . . . . . . . . . 127

7.3 Analiza circuitelor cu registre de deplasare . . . . . . . . . . . . . . . . 134

i

Page 2: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 2/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

1 Algebra booleana si port i elementare

1.1 Operatii elementare. Reprezentarea functiilor logice

Intre doua variabile a   si b  se definesc operatiile elementare descrise ın tabelul 1.1.

ab   a   b a · b a + b a · b a + b a ⊕ b a⊗ b0 0 1 1 0 0 1 1 0 10 1 1 0 0 1 1 0 1 01 0 0 1 0 1 1 0 1 01 1 0 0 1 1 0 0 0 1

Tabelul 1.1

Observatie: operatiile anticoincidenta (a ⊕ b) si coincidenta (a ⊗ b) se pot scriecu ajutorul functiilor elementare astfel:

a⊕ b = ab + ab

a⊗ b =  ab + ab

Functiile logice pot fi descrise cu urmatoarele metode:

- cu tabel de adevar, de exemplu tabelul 1.1 cu operatiile elementare;

- cu variabile, de exemplu f  = a + bc;

- suma de produse canonice, de exemplu  f  = P 0 + P 5 + P 6 + P 7;

- produse de sume canonice, de exemplu f  = S 1 · S 2 · S 4 · S 6  unde S i =  P i.

Problema 1.   Sa se reprezinte functia  f  cu trei variabile data ın tabelul 1.2 cu toatemodalitatile amintite mai sus.

a b c f  0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 1

1 0 1 11 1 0 01 1 1 0

Tabelul 1.2

Rezolvare:

Cu variabile (nu este forma minima!):

f  = abc + abc + abc + abc

Cu produse canonice:   f  = P 0 + P 3 + P 4 + P 5

Cu sume canonice:   f  = S 0 · S 3 · S 4 · S 5

1

Page 3: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 3/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Observatie: ın expresia produselor canonice   P i   variabilele cu valoare 0 aparnegate.   In expresia sumelor canonice  S i  variabilele cu valoare 1 sunt negate. Deexemplu:   S 0  =  a + b + c sau S 3  =  a + b + c

1.2 Teoreme si proprietati

Proprietat ile operatiilor elementare:

SI:

0 · X  = 0

1 · X  = X 

X  · X  = 0

X  · X  = X 

SAU:

0 + X  = X 

1 + X  = 1

X  + X  = 1

X  + X  = X 

Teorema lui DeMorgan:

a · b = a + b

a + b = a · b

Teorema absorbtiei:

a + a b =  a + b

a + a b = a + b

Problema 2.   Sa se demonstreze teorema absorbtiei.

Rezolvare:

a + b = 1 · (a + b) = (a + a) (a + b) = aa + ab + aa + ab

Tinand cont de proprietatile operatiilor elementare, ultima ecuatie devine:

a + b =  a + ab + ab =  a (1 + b) + ab =  a + ab

Problema 3.   Sa se demonstreze urmatoarea egalitate:   a + ab = a + b

Rezolvare:

a + b = 1 ·

a + b

 = (a + a) ·

a + b

 =  aa + aa + ab + ab =

= a + ab + ab = a ·

1 + b

 + ab = a + ab

Problema 4.   Sa se demonstreze urmatoarea egalitate: a + b + a + b =  a

Rezolvare:

a + b + a + b DeM 

= (a + b)

a + b

 = aa + ab + ab + bb =

= a

a + b + b

 = a (a + 1) = a =  a

2

Page 4: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 4/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Problema 5.   Sa se demonstreze urmatoarea egalitate:   ab + bc + ac = ab + bc + ac

Rezolvare:

ab + bc + ac DeM 

=   ab · bc · ac DeM 

=

a + b

b + c

(a + c) =

= ab + bb + ac + bc (a + c) =

= aab + abb + aac + abc + bbc + acc + bcc =

= ab + ab + ac + abc + bc + ac + bc =

= ab + ac + bc (1 + a) = ab + ac + bc

Problema 6.   Sa se demonstreze urmatoarea egalitate: abc + abc + abc = (a + b) c

Rezolvare:

abc + abc + abc = abc + ac

b + b

 = abc + ac =

= c (a + ab) Abs

=   c (a + b)

Problema 7.   Sa se minimizeze urmatoarea functie:   f  = (a + bc) (a + cd)

Rezolvare:

(a + bc) (a + cd) = aa + abc + acd + bccd =  a + abc + acd + bcd =

= a (1 + bc + cd) + bcd =  a + bcd

Problema 8.   Sa se minimizeze urmatoarea functie:   f  = a + b + c + abc

Rezolvare:

a + b + c + abc DeM 

= a + b + c + a + b + c = a + b + c

Problema 9.   Sa se demonstreze urmatoarea egalitate: a + ab = a + b

Problema 10.   Sa se demonstreze urmatoarea egalitate:   a + ab =  a + b

Problema 11.   Sa se demonstreze urmatoarea egalitate:   a

b + c

+ b + d + a + c = 1

Problema 12.   Sa se demonstreze urmatoarea egalitate:   a (b + c + d) + abc + ac =  a

Problema 13.   Sa se scrie sub forma canonica functia f  = ab + bc.

Rezolvare:   Pentru a forma termenii canonici de tipul produs, fiecare termen din

expresia functiei trebuie sa contina toate variabilele. Considerand faptul ca ın expresiafunctiei apar doar variabilele  a,  b   si  c, se observa ca din primul termen lipseste  c, iardin al doilea termen lipseste  a. Pentru a introduce variabila  c  lipsa ın primul termen,se ınmulteste cu   c + c   = 1. Similar, al doilea termen se ınmulteste cu   a + a   = 1.Rezulta:

3

Page 5: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 5/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

f  = ab + bc =  ab (c + c) + (a + a) bc =

=   abc  P 5

+  abc  P 4

+  abc  P 6

+ abc  P 2

= P 2 + P 4 + P 5 + P 6

Problema 14.   Sa se scrie sub forma canonica functia f  = abc + bd + abd.

Rezolvare:   Functia are 4 variabile,  a,  b,  c   si  d.   Inmultind pe rand termenii ca si ınproblema precedenta rezulta:

f  = abc + bd + abd =  abc

d + d

 + (a + a) (c + c) bd + abd (c + c) =

= abcd + abcd + (a + a)

bcd + bcd

 + abcd + abcd =

= abcd  P 15

+ abcd  P 14

+ abcd    P 12

+ abcd  P 6

+ abcd  P 4

+ abcd  P 11

+ abcd  P 9

=

= P 4 + P 6 + P 9 + P 11 + P 12 + P 14 + P 15

1.3 Minimizarea functiilor cu diagrame Karnaugh

Reguli generale

•   se grupeaza 1 si X adiacente ın grupuri cat mai mari de dimensiune egala cu oputere a lui 2 (de ex. 1, 2, 4, 8, sau 16). Alte dimensiuni ale grupurilor formatenu sunt permise. Scopul este sa se includa fiecare valoare de 1 ın cel putin ungrup. Valorile X pot ramane negrupate. Procedura de formare a grupurilor estecompleta atunci cand nu a mai ramas nici un 1 negrupat;

•   la formarea grupurilor pot fi considerate adiacente si elementele de pe marginilesau colturile opuse ale diagramei;

•   fiecarui grup ıi va corespunde un termen de tip produs, format din variabilelecare ısi pastreaza valoarea pentru toate elementele grupului. Daca variabila arevaloare 1 se trece ın expresia produsului direct, iar daca are valoarea 0 atunci setrece negat;

•   dupa identificarea termenilor de tip produs corespunzatoare tuturor grupurilorexpresia finala a functiei se obtine printr-o operatie de adunare (SAU logic) ıntretoti termenii de tip produs;

•   daca exista parametrii ın diagrama (alte valori decat 1 sau X), acestia se consi-dera pentru ınceput egali cu 0 si se minimizeaza functia conform regulilor pre-cedente. Dupa minimizare, parametrii vor fi considerati egali cu 1 si grupati cuelementele 1 si X ın mod obisnuit. Un parametru ısi valideaza grupul, adica vafi inclus ın termenul de tip produs corespunzator grupului din care face parte.

4

Page 6: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 6/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Problema 15.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.1.

Figura 1.1 Figura 1.2

Rezolvare:   f  = a + b

Problema 16.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.2.

Rezolvare:   f  = b + a c

Observatie: atentie la numerotarea grilei - 11 ısi schimba locul cu 10 pentru apermite unei variabile sa-si pastreze valoarea la trecerea dintre oricare doua casuteadiacente. Casutele de pe laturile opuse ale diagramei se consider a tot adiacente.

Problema 17.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.3.

Figura 1.3 Figura 1.4

Rezolvare:   f  = abc + a c + bc

Problema 18.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.4.

Rezolvare:   f  = b + c +  a   ⇒   f  = b + c

Observatie: Un X pe pozitia 110 poate ramane negrupat deoarece scopul grupu-rilor este sa includem toate valorile de 1 cel putin ıntr-un grup. Astfel, adaugarealui   a   nu este corecta deoarece rezulta din gruparea unei valori X ramase libere(grupul cu linie ıntrerupta) ın ciuda faptului ca toate elementele de 1 au fost dejagrupate.

5

Page 7: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 7/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Problema 19.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfiugra 1.5.

Figura 1.5 Figura 1.6 Figura 1.7

Rezolvare:   f  = b + a c + cd

Problema 20.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.6.

Rezolvare:   f  = a c + ac + b  d + bcd + mcd

Problema 21.   Sa se minimizeze functia logica data prin diagrama Karnaugh dinfigura 1.7.

Rezolvare:   f  = a c + ad + b  d + mab + mab

Observatie: chiar daca tin de aceeasi variabila,  m  si  m   sunt parametrii diferiti.In consecinta nu pot fi grupati ımpreuna (nu pot fi simultan 1).

Observatie: pentru functii date ca si termeni canonici, diagramele Karnaugh se

completeaza ca ın figura 1.8.

0   2 6 4

1 3   7 5

0

1

3

2 6

7

5

4 12

13

15

14

8

9

11

10

Figura 1.8

Problema 22.   Sa se minimizeze urmatoarea functie logica:   f  = P 0 + P 1 + P 5 + P 7

Rezolvare:   Diagrama Karnaugh corespunzatoare functiei este data ın figura 1.9.Expresia functiei rezulta  f  = ab + ac.

6

Page 8: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 8/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Problema 23.   Sa se minimizeze urmatoarea functie logica:   f   = P 0 + P 2 + P 8 + P 10

Figura 1.9 Figura 1.10

Rezolvare:  Diagrama Karnaugh din figura 1.10 duce la expresia  f  = bd.

Problema 24.   Sa se minimizeze urmatoarea functie logica calculand termenii canonicide tip produs:   f   = abd + abcd + abcd

Rezolvare:  Pentru ınceput se introduce variabila lipsa ın primul termen ınmultindcu c + c = 1:

f  = abd (c + c) + abcd + abcd = abdc + abdc + abcd + abcd =

= P 4 + P 5 + P 12 + P 14

In urmatorul pas se completeaza diagrama Karnaugh cu termenii canonici ca ın figura1.11. Rezulta f   = abc + abd.

Figura 1.11 Figura 1.12

Problema 25.   Sa se minimizeze urmatoarea functie logica:   f  = P 1 + P 2 + P 5 + P 6 +P 9 + P 10 + P 13 + P 14. Sa se exprime rezultatul cu ajutorul operatiilor logice SI-NU.

Rezolvare:  Folosind teorema lui De Morgan, din figura 1.12 se obtine f  = cd + c¯d =

cd · cd

Problema 26.   Sa se minimizeze urmatoarea functie logica definita cu ajutorul tabe-lului de adevar:

7

Page 9: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 9/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

abcd f  0 0 0 0 10 0 0 1 10 0 1 0 00 0 1 1 00 1 0 0 X0 1 0 1 X

0 1 1 0 10 1 1 1   m1 0 0 0 X1 0 0 1 X1 0 1 0   n1 0 1 1   n1 1 0 0 X1 1 0 1 11 1 1 0 11 1 1 1 0

Tabelul 1.3

Rezolvare:   f  = c + bd + mab + nab

1.4 Aplicatii cu porti logice

Porti elementare

Figura 1.13

Problema 27.   Sa se minimizeze urmatoarea functie logica si sa se implementeze cuporti SI-NU:  f  = P 3 + P 5 + P 7.

Figura 1.14

Rezolvare:   f  = bc + ac =  bc · ac

8

Page 10: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 10/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

Problema 28.   Sa se minimizeze urmatoarea functie logica si sa se implementeze cuporti SI-NU:  f   = P 3 + P 7 + P 8 + P 9 + P 12 + P 13 + P 15.

Figura 1.15

Rezolvare:   f  = ac + acd + abd =  ac · acd · abd

Problema 29.   Sa se minimizeze urmatoarea functie logica si sa se implementeze cuporti SAU-NU:  f  = P 1 + P 2 + P 3 + P 5.

Figura 1.16

Rezolvare:   f  = ab + bc =  a + b + b + c.

Problema 30.   Sa se minimizeze urmatoarea functie logica si sa se implementeze cuporti SAU-NU:  f  = P 0 + P 1 + P 5.

Figura 1.17

Rezolvare:   f  = ab + bc =  a + b + b + c.

Problema 31.   Sa se proiecteze un circuit combinational care sa detecteze numerele

divizibile cu 3, numerele mai mari sau egale cu 7 si numerele mai mici sau egale cu 4.

Rezolvare:  Atribuim cate o functie la cele trei categorii de detectie:   f 1 (div. cu 3),  f 2(≥7) si  f 3  (≤4). Deoarece avem numere mai mari decat 7, avem nevoie de 4 variabile(24 > 7, numararea se face de la 0).

9

Page 11: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 11/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

a b c f  1   f 2   f 30 0 0 0 0 0 10 0 0 1 0 0 10 0 1 0 0 0 10 0 1 1 1 0 10 1 0 0 0 0 10 1 0 1 0 0 0

0 1 1 0 1 0 00 1 1 1 0 1 01 1 0 0 0 1 01 1 0 1 1 1 01 1 1 0 0 1 01 1 1 1 0 1 01 1 0 0 1 1 01 1 0 1 0 1 01 1 1 0 0 1 01 1 1 1 1 1 0

Tabelul 1.4

Se minimizeaza fiecare functie si se implementeaza cu porti.

cd    00

1

ab01   1011

00

01

10

11   1

1

1

1

cd    00

1

1

ab

1

01   1011

00

01

10

11   1 1

1

cd    00

1

ab01   1011

00

01

10

11   1

11

1

1

1

1

1   2 3

Figura 1.18

Rezulta expresiile:

f 1  = abcd + abcd + abcd + abcd + abcd = abcd · abcd · abcd · abcd · abcd

f 2  =  a + bcd = a · bcd

f 3  = ab + acd = ab · acd

Schema circuitului cu porti SI-NU este data ın figura 1.19.

Problema 32.   Sa se proiecteze un circuit logic combinational cu porti SAU-NU caresa detecteze majoritatea de 1 din 3 bit i.

Rezolvare:   f  = bc + ab + ac = b + c + a + b + a + c. Circuitul este dat ın figura 1.20.

10

Page 12: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 12/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

1

2

3

Figura 1.19

c   00

0

1   11

ab

1

01   1011

a b c

1

Figura 1.20

Problema 33.   Sa se proiecteze un circuit logic combinational care sa furnizeze laiesire variabila  a  daca un parametru  m este 0 si variabila  b daca  m  este 1.

Rezolvare:   Daca  m=0, atunci  f =a.   In tabelul 1.5 se copiaza variabila  a  pe coloana

11

Page 13: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 13/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

functiei  f .   In mod similar, daca  m=1, atunci  f =b.

m a b f  0 0 0 00 0 1 0

0 1 0 10 1 1 11 0 0 01 0 1 11 1 0 01 1 1 1

Tabelul 1.5 Figura 1.21

1.5 Analiza circuitelor cu porti logice

Problema 34.   Sa se determine functia logica implementata de urmatorul circuit.

Figura 1.22

Rezolvare:   Urmarind tabelele de adevar ale portilor rezulta  f  = (a⊕ b) + bc

Problema 35.   Sa se determine functia logica implementata de circuitul din figura1.23.

Rezolvare:   f  = bc · ac · ac

Problema 36.   Sa se implementeze circuitul din figura 1.24 cu porti SAU-NU.

Rezolvare:   In primul pas se gaseste expresia functiei   f   tinand cont de tabelele deadevar ale portilor elementare.  In urmatorul pas se exprima functia gasita cu ajutoruloperatiilor SAU-NU. Rezulta:

12

Page 14: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 14/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

f  =

ab + ab·

(b + c)⊕

abc

 =

ab + ab

· [(b + c)⊕ (a + b + c)]

=

ab + ab·

(b + c)

a + b + c

 +

b + c

(a + b + c)

 =

= ab + ab · (b + c) abc + bc (a + b + c) =

= ab + ab · bc (ab + ac + a + b + c) =

=

ab + ab· bc [b (a + 1) + c (a + 1) + a] =

=

ab + ab· bc (a + b + c) =

ab + ab

· abc =

= abc = a + b + c

Figura 1.23 Figura 1.24

Problema 37.   Sa se implementeze circuitul din figura 1.25 cu porti SI-NU.

Figura 1.25 Figura 1.26

Rezolvare:   In mod similar ca la problema precedenta, se calculeaza functia f   si seexprima cu operatii SI-NU.

13

Page 15: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 15/138

1 ALGEBRA BOOLEANA SI PORTI ELE MENTARE

f  = (a⊕ b)⊕

b ⊕ c

 =

ab + ab⊕

bc + bc

 =

=

ab + ab

bc + bc

 +

ab + ab

bc + bc

 =

=

ab + ab

· bc · bc + ab · ab ·

bc + bc

 =

= a¯b + ab ¯

b + c (b + c) + (a + b) a +¯b bc +

¯bc

=

ab + ab

bc + bc

 +

ab + ab

bc + bc

= abc + abc + abc + abc =  ac + ac =  ac · ac

Implementarea corespunzatoare cu porti SI-NU este data ın figura 1.26.

14

Page 16: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 16/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

2 Multiplexoare, demultiplexoare si decodificatoare

2.1 Circuite cu multiplexoare

Problema 1.   Sa se implementeze un MUX4:1 cu porti logice.

Rezolvare:   MUX4:1 are 4 intrari de date si 2 intrari de adresa. Astfel, daca seminimizeaza functia logica cu metoda clasica, va fi nevoie de o diagrama Karnaugh cu6 variabile.  In locul diagramei cu 6 variabile este mai practic sa se utilizeze intrarile dedate ca parametrii si intrarile de adresa ca variabile. Rezulta diagrama cu 2 variabilesi 4 parametri din figura 2.1.

Figura 2.1

Minimizarea lui  Y  duce la urmatorul rezultat:

Y   = I 0A1A0 + I 1A1A0 + I 2A1A0 + I 3A1A0

Implementarea corepunzatoare cu porti logice este data ın figura 2.2.

Figura 2.2

Problema 2.   Sa se implementeze un MUX4:1 cu MUX2:1 (extinderea capacitatii demultiplexare).

Rezolvare:  Din tabelul de adevar de la problema 1 se observa ca A1 ofera posibilitateade a alege ıntre I 0/I 1  (prima jumatate a tabelului) sau  I 2/I 3. Totodata, pentru fiecare

15

Page 17: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 17/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

dintre aceste alegeri   A0   ne permite sa selectam mai departe cate o intrare dintreperechile I 0-I 1   sau  I 2-I 3. Din punctul de vedere al implementarii cu circuite, fiecarealegere reprezinta un nivel de MUX2:1. Pentru a selecta ıntre 4 intrari trebuie safacem ın total 2 alegeri, avand deci nevoie de 2 nivele de multiplexare. Implementareacu MUX2:1 rezulta ca ın figura 2.3.

Observatie:   adresa mai semnificativa (A1   ın acest caz) este mai aproape deiesirea ıntregului MUX4:1.

Figura 2.3

Problema 3.   Sa se extinda capacita-tea unui multiplexor la 16 linii de intrarefolosind celule elementare MUX4:1.

Rezolvare:   Un MUX16:1 va avea 4intrari de adresa. Cele doua adrese maisemnificative,   A3   si   A2   permit selectiagrupurilor de intrari   I 0-I 3,   I 4-I 7,   I 8-I 11   si   I 12-I 15. Implementarea acestei

selectii implica utilizarea unui MUX4:1la al carui adrese se conecteaza   A3   siA2   corespunzatoare multiplexorului ex-tins. Adresele ramase neutilizate permitselectia intrarilor individuale din grupurile de mai sus. Fiecare grup este format din4 linii de intrare distincte, alegerea uneia dintre intrarile asociate cu acelasi grup seva face cu un MUX4:1 aditional. Adresele acestui multiplexor vor fi  A1   si  A0. Astfel,pentru a selecta o singura intrare din cele 16 va fi nevoie de doua nivele de multiple-xare, fiecare dintre acestea implementandu-se cu MUX4:1. Schema multiplexoruluiextins la 16 linii de intrare este data ın figura 2.4.

01

0

23

1

010   231   010   231   010   231   010   231

1

0

2

3

I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15

Figura 2.4

Problema 4.   Sa se implementeze un MUX8:1 folosind MUX2:1 si MUX4:1.

Rezolvare:  Multiplexorul cu 8 linii de intrare va avea 3 linii de adresa, notate cuA2,  A1   si A0. Prima varianta de solutie a problemei implica extinderea capacitatii de

16

Page 18: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 18/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

multiplexare prin selectii progresive cu MUX2:1 ın mod similar ca si la problema 2.Pentru a implementa 8 intrari va fi nevoie de trei nivele de multiplexare si un total de7 MUX2:1.

A doua varianta de rezolvare se obtine facand o selectie initiala cu ajutorul adreseiA2. Aceasta selectie ımparte intrarile ın doua grupuri,   I 0-I 3   si  I 4-I 7. Alegerea uneisingure intrari necesita o noua multiplexare, de aceasta data cu MUX4:1. Aceasta

selectia finala se face cu ajutorul adreselor A1   si  A0.

A treia varianta este similara cu a doua, dar selectia initiala se face cu ajutorul unuiMUX4:1 (adresele   A2   si   A1), determinand grupurile de intrari   I 0-I 1,   I 2-I 3,   I 4-I 5   siI 6-I 7. Al doilea nivel de multiplexare se implementeaza cu MUX2:1 la ale caror adresase conecteaza  A0.

Circuitul rezultat ın urma primei variante de rezolvare este arborescent, construitsimilar cu cel de la problema 2. Schemele corespunzatoare ultimelor doua variantesunt date ın figura 2.5.

I0

I1

A

Y

I0

I1

A0

YI2

I3

A1

 A0

 A1

I0

I1

A0

YI2I3

A1

 A2

Y

I1

I0

I3

I2

I6

I5

I8

I7

I0

I1

A

Y

 A0

 A1

I0

I1

A0

YI2I3

A1 A2

Y

I1

I0

I3

I2

I6

I5

I8

I7

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

Figura 2.5

Problema 5.   Sa se implementeze functia  f , data prin tabelul de adevar 2.1 cu unMUX8:1, un MUX4:1 si un MUX2:1.

Rezolvare:

•   MUX8:1

La primul pas se compara numarul liniilor din tabelul de adevar cu numarul intrarilor

de date ale multiplexorului cu care se va implementa functia. Daca multiplexorul esteun MUX8:1 (primul punct al problemei) iar functia este data prin tabelul de mai sus,atunci numarul intrarilor de date este egal cu numarul liniilor din tabel.   In acest cazvariabilele  a,  b   si c  pot fi considerate adrese, iar funct ia se implementeaza prin simplaselectie a uneia dintre intrari. De exemplu, pentru combinatia 011 la adrese functia va

17

Page 19: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 19/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

lua valoarea 1. Pentru implementare este suficient sa copiem 1 la intrarea I 3  (selectataprin adresa 011) a MUX8:1.

abc f  0 0 0 00 0 1 0

0 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1

Tabelul 2.1 Figura 2.6

La fel se procedeaza pe r and cu toate intrarile, astfel ıncat numarul de ordine arandurilor de tabel va corespunde cu numarul de ordine a intrarii de date la care

se copiaza valoarea functiei din tabel. Circuitul cu MUX8:1 este ilustrat ın figura 2.6.

•   MUX4:1

Daca numarul intrarilor disponibile la multiplexorul tinta este mai mic decat numarulliniilor de tabel, atunci se restrange tabelul astfel ıncat sa ”ıncapa” ın multiplexor.Considerand tabelul de adevar de mai sus si implementarea cu MUX4:1 se observa ca,pentru a face tabelul sa ıncapa ın MUX, este necesar sa se grupeze randurile tabeluluicate doua.

a b f 

a b c f a b c f  

Figura 2.7

In urmatorul pas se restrang adresele, raman adrese numai variabilele care permittrecerea (nu se modifica) ın interiorul unui grup de 2 randuri. De exemplu, ın grupul000-001 doar  a   si  b   raman adrese deoarece acestea au aceeasi valoare pentru ambele

randuri. Variabila c ısi schimba valoarea de la 0 la 1 si astfel nu se va considera adresa(figura 2.7).

Dupa restrangerea adreselor se restrange functia depinzand de variabilele ramase neu-tilizate (ın cazul de fata c). Pentru fiecare grup de 2 randuri va rezulta o valoare unica

18

Page 20: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 20/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

restransa care poate fi numai 0, 1,   c   sau c. Tabelul restrans (de 4 randuri) poate fiimplementat direct cu un MUX4:1 ca ın figura 2.8.

Figura 2.8

Observatie:   Atentie la cel mai semnificativ bit! Variabila care se schimba celmai rar se conecteaza la adresa cea mai importanta a MUX.

•   MUX2:1

Pentru implementarea cu MUX2:1 restrangerea se face astfel ıncat tabelul rezultat saaiba 2 randuri, corespunzator numarului de intrari ale multiplexorului. Acest lucrueste posibil daca se grupeaza randurile tabelului cate 4. Variabila care ısi pastreazavaloarea ın interiorul celor doua grupuri este numai   a. Functia se va restrange cuvariabilele  b  si c  ramase neutilizate la restrangerea adreselor. Pentru primele 4 randurise observa ca functia restransa  f   este  bc. Similar pentru ultimele 4 randuri f   rezultab + c (figura 2.9). Implementarea cu MUX2:1 este data ın figura 2.10.

a  f 

bc

b+c

a b c f a b c f  

bc

b+c

Figura 2.9

Problema 6.   Sa se implementeze cu MUX4:1 si apoi cu MUX2:1 functia f   =  P 0 +P 4 + P 5 + P 8 + P 9 + P 10 + P 12 + P 14.

Rezolvare:  La implementarea functiilor cu multiplexoare minimizarea functiei nu areutilitate deoarece restrangerea adreselor si functiei se face ın tabelul de adevar 2.2.

19

Page 21: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 21/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

abcd f  0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 1

0 1 1 0 00 1 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 01 1 0 0 11 1 0 1 01 1 1 0 11 1 1 1 0

Tabelul 2.2

Figura 2.10

Figura 2.11

•   MUX4:1

Tabelul de adevar se grupeaza cate 4 pentru a adapta 16 combinatii la 4 intrarii aleMUX4:1. Adresele raman a   si  b, iar functia se restrange cu variabilele  c   si  d. Rezultaschema din figura 2.11.

•   MUX2:1

Tabelul de adevar se grupeaza cate 8, adresa ramane numai a, iar functia se restrangecu variabilele  b,   c   si  d. Daca nu se observa operatii elementare, atunci restrangereafunctiilor partiale se face cu diagrame Karnaugh (figura 2.12). Rezulta implementareacu MUX2:1 si port i logice din figura 2.13.

Figura 2.12

Problema 7.   Sa se implementeze cu MUX2:1 si arbori binari functia f  = P 0 + P 2 +P 5 + P 6 + P 8 + P 9 + P 10 + P 15.

Rezolvare: Solutia problemei implica constructia tabelului de adevar si ımpartireaprogresiva a acestuia ın jumatati pana cand grupurile vor contine numai doua linii.

20

Page 22: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 22/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

Figura 2.13

Daca functia este de patru variabile, la final vor rezulta 8 grupuri de 2 linii, acestea fiindcorespunzatoare frunzelor arborelui (tabelul 2.5). Fiecare ımpartire corespunde unuinivel de multiplexoare cu doua canale avand la adrese variabila constanta ın interiorulgrupurilor. Aceasta abordare este utila daca tabelul de adevar se construieste usordin expresia functiei.

abcd f  0 0 0 0 10 0 0 1 0

0 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1

Tabelul 2.3

abcd f  0 0 0 0 10 0 0 1 0

0 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1

Tabelul 2.4

abcd f  0 0 0 0 1

d0 0 0 1 0

0 0 1 0 1 d0 0 1 1 00 1 0 0 0

d0 1 0 1 10 1 1 0 1

d0 1 1 1 01 1 0 0 1

11 1 0 1 11 1 1 0 1

d1 1 1 1 01 1 0 0 0

01 1 0 1 01 1 1 0 0

d1 1 1 1 1

Tabelul 2.5

Observatie: Daca doua grupuri consecutive se restrang la aceeasi expresie afunctiilor partiale, un MUX2:1 este eliminat din circuit. De exemplu, primeledoua grupuri se restrang la  d astfel ıncat nu este nevoie de un multiplexor pentrua face diferenta ıntre primele doua grupuri din tabel. Practic, functia partiala peacea ramura a arborelui nu va mai depinde de variabila  c.

Circuitul corespunzator este dat ın figura 2.14.

Problema 8.   Sa se implementeze cu MUX2:1 si arbori binari functia f  = abc + acd +bcd + abcd + abcd.

Rezolvare: Solutia pleaca de la expresia analitica a functiei. Se considera una din

21

Page 23: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 23/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

0

1

0

1

0

1

0

1

0

1

Figura 2.14

variabile, preferabil cea care apare ın majoritatea termenilor.   In functie de valoarea

acesteia, 0 sau 1, functia va evolua pe o ramura sau alta a arborelui.   In urmatorulpas se elimina variabila (tinand cont de valoarea corespunzatoare ramurii considerate)din expresia functiei si se calculeaza cele doua functii partiale ramase. Procedurase repeta pe fiecare ramura, introducand bifurcatii progresive, fiecare dintre acesteareprezentand un multiplexor cu doua canale. Adresele multiplexoarelor vor fi stabilitede variabila eliminata din functie care determina ramura de evolutie a functiei. Aceastaabordare este utila atunci cand functia are multe variabile sau este data sub formaanalitica.   In aceste cazuri constructia tabelului de adevar poate fi dificila.

Solutia prezentata aici elimina pe rand variabilele c, b si a din expresia functiei. Rezultaarborele din figura 2.15, cu functiile partiale scrise pentru fiecare ramura.

Figura 2.15

Implementarea corespunzatoare este ilustrata ın figura 2.16.

2.2 Decodificatoare. Demultiplexoare

Problema 9.   Sa se implementeze un decodificator BCD-7 segmente. Funct iile speci-fice fiecarui segment se vor implementa dupa cum urmeaza:

22

Page 24: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 24/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

0

1

0

1

0

1

0

1

0

1

0

1

Figura 2.16

•  X1 cu MUX4:1;•  X2 cu MUX8:1;

•   X3 cu porti SI-NU;

•   X4 cu MUX4:1 si porti SI-NU;

•  X5 cu MUX2:1;

•   X6 cu porti SAU-NU;

•  X7 numai cu MUX2:1.

Rezolvare:   Afisajul cu 7 segmente si simbolurile afisate sunt urmatoarele:

1

2

3

5 6

4

7

Figura 2.17

Rezulta tabelul de adevar 2.6 corespunzator:

•   X 1  - Tabelul se grupeaza ın cate 4 linii, iar intrarile multiplexorului sunt  I 0   =

c + d,  I 1  =  cd,  I 2  =  cd  si I 3  = cd.

•   X 2  - Implementarea cu MUX8:1 este data ın figura 2.19.

23

Page 25: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 25/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

a b c d X  1   X 2   X 3   X 4   X 5   X 6   X 70 0 0 0 1 1 1 0 1 1 10 0 0 1 0 0 1 0 0 1 00 0 1 0 0 1 1 1 1 0 10 0 1 1 0 1 1 1 0 1 10 1 0 0 1 0 1 1 0 1 00 1 0 1 1 1 0 1 0 1 1

0 1 1 0 1 1 0 1 1 1 10 1 1 1 0 1 1 0 0 1 01 0 0 0 1 1 1 1 1 1 11 0 0 1 1 1 1 1 0 1 11 0 1 0 0 1 1 1 1 1 11 0 1 1 1 0 0 1 1 1 11 1 0 0 1 1 0 0 1 0 11 1 0 1 0 0 1 1 1 1 11 1 1 0 1 1 1 1 1 0 11 1 1 1 1 1 0 1 1 0 0

Tabelul 2.6

0

1

0

2

3

1

1

Figura 2.18

•   X 3  - Forma minima a functiei rezulta din diagrama Karnaugh (figura 2.20).

X 3  = ab + bc + b  d + acd + acd + a cd + acd =

= ab · bc · b  d · acd · acd · a cd · acd

24

Page 26: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 26/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

Figura 2.19 Figura 2.20

Implementarea corespunzatoare este:

3

Figura 2.21

•   X 4  - Intrarile multiplexorului sunt  I 0  = c,  I 1  = cd,  I 2  = 1 si  I 3  = c + d = c ·  d,iar circuitul este ilustrat ın figura 2.22.

Figura 2.22 Figura 2.23

25

Page 27: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 27/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

•   X 5  - Intrarile minimizate ale MUX2:1 se scriu cu ajutorul diagramei Karnaughdin figura 2.23. Circuitul corespunzator este dat ın figura 2.24.

I 0  = b  d + cd =  d

c + b

I 1  = bcd

0

1

5

Figura 2.24 Figura 2.25

•   X 6   - Minimizarea functiei   X 6   se poate face folosind diagrama Karnaugh dinfigura 2.25, iar circuitul corespunzator rezulta ca ın figura 2.26.

X 6  =  ab + ab + cd + a c + ad =

=

a + b

 +

a + b

 +

c + d

 + (a + c) +

a + d

6

Figura 2.26

•   X 7  - Circuitul cu MUX2:1 este ilustrat ın figura 2.27.

26

Page 28: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 28/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

0

1

0

1

0

1

0

1

0

17

Figura 2.27

Problema 10.   Sa se implementeze cu porti logice un decodificator 3:8 cu iesiri activepe 1.

Rezolvare:   Se porneste de la functionarea impusa a decodificatorului. Acesta trebuiesa activeze o singura iesire ın functie de adresa de intrare. Tabelul de adevar 2.7considera iesirile  O0−O7  (2n iesiri unde  n  este numarul bitilor de adresa) ca si functiiindividuale, specificand valoarea acestora pentru fiecare combinatie de adrese posibile,codificate pe 3 biti.

A2  A1   A0   O0   O1   O2   O3   O4   O5   O6   O7

0 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1

Tabelul 2.7

Fiecare iesire fiind 1 doar pentru o singura combinatie a adreselor, rezulta ca deco-dificatorul calculeaza termenii canonici de tip produs la iesiri. Astfel, este valabilaidentitatea generala   Oi   =   P i. Structura decodificatorului cu porti logice se obtine

implementand termenii canonici de tip produs (figura 2.28). Varianta cu iesiri activepe 0 s-ar obtine ınlocuind portile SI cu porti SI-NU.

Problema 11.   Sa se implementeze functia f  = P 2 + P 4 + P 6 + P 7  cu un decodificator3:8 cu validare activa pe 0 si iesiri active pe 1.

27

Page 29: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 29/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

2

0 1 2 3 4 5 6 7

Figura 2.28

Rezolvare:  Asa cum s-a aratat ın problema 2, DCD cu iesirile active pe 1 calculeazatermeni canonici de tip P i. Astfel, pentru a implementa functia f , iesirile se aduna sim-plu cu ajutorul unei porti SAU conform termenilor prezenti ın definit ia functiei, iar laadresele decodificatorului se conecteaza variabilele de intrare ın ordinea descrescatoarea importantei. Rezulta schema:

0

1

0

2

3

1

2

6

5

7

4

Figura 2.29

Problema 12.   Sa se implementeze functia f  = P 0 + P 1 + P 5 + P 6  cu un decodificator3:8 avand validarea si iesirile active pe 0.

Rezolvare:   Decodificatorul activeaza (daca iesirile sunt active pe 0, atunci seteaza0) o singura iesire din 8. Indexul iesirii activate este determinat de adresa pe 3 biti,ın mod similar ca si la varianta activa pe 1. De exemplu, daca DCD este validat, iaradresa este 011, atunci iesirea  O3  va fi 0, toate celelalte iesiri fiind 1.

Din modul de functionare se remarca faptul ca DCD cu iesiri active pe 0 implementeazatermeni canonici de tipul suma,  S i. Pentru implementarea functiei este necesar sa seintroduca termeni canonici de tipul  S i  ın ecuatia initiala de definitie a functiei:

f  = P 0

 + P 1

 + P 5

 + P 6

DeM =   P 

0· P 

1· P 

5· P 

6 =  S 

0· S 

1· S 

5· S 

6

Astfel, iesirile corespunzatoare termenilor care apar ın forma cu   S i   a functiei seınmult esc la iesire cu ajutorul unei porti SI-NU care va ınlocui poarta SAU-NU dela varianta de implementare cu iesiri active pe 1. Rezulta:

28

Page 30: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 30/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

0

2

3

1

2

6

5

7

4

Figura 2.30

Problema 13.   Sa se implementeze functia f  = P 1 + P 4 + P 5 + P 9 + P 14   cu decodifi-catoare 3:8 avand validari si iesiri active pe 0.

Rezolvare:  Din definitia functiei se observa ca apar termeni de ordin mai mare decat7 care nu pot fi implementati ın mod conventional cu un singur decodificator 3:8.   In

aceste cazuri se impune extinderea capacitatii de decodificare.

Indiciul spre modul de extindere ıl da tabelul de adevar, grupat ın doua grupuri egalede cate 8 randuri. Deosebirea dintre cele doua grupuri este data de variabila cea maisemnificativa (de ex.   a), care ramane constanta pentru toate liniile dintr-un grup(similar ca si la MUX2:1).

Termenii canonici dintr-o jumatate de tabel pot fi implementati direct cu un singurDCD3:8. Astfel, termenii cu numar de ordin 0-7 vor fi implementati de un DCD3:8,iar termenii 8-15 de un alt DCD3:8 identic.

Ambele decodificatoare au ca bit i de adresa variabilele care fac selectia ıntre iesiri(b,  c   si  d). La un moment dat vor exista perechi de termeni canonici care provin de

la aceeasi combinatie de adrese, dar jumatati diferite de tabel. De exemplu, pentrubcd=100 vor fi activate iesirile  O4  de pe ambele decodificatoare.

Alegerea dintre cele doua iesiri active simultan se va face cu ajutorul variabilei   a.Cea mai simpla metoda de alegere implica utilizarea intrarilor de validare ale deco-dificatoarelor. Daca termenul canonic implementat este din gama 0-7 si validareadecodificatoarelor este activa pe 0, atunci  a=0 va activa primul DCD3:8, iar printr-uninversor aditional va dezactiva al doilea DCD3:8 anuland efectul de selectie al adrese-lor. Daca  a=1, atunci primul DCD va fi dezactivat, iar al doilea va furniza termenulcanonic corect.

Pentru a obtine functia, se procedeaza ın mod identic ca si ın cazul unui singur DCD3:8,adica se introduc termenii de tip  S i  ın expresia functiei si se ınmultesc iesirile cores-

punzatoare cu ajutorul unei porti SI-NU. Schema circuitului este data ın figura 2.31.

Problema 14.   Sa se implementeze functia f  = P 1 + P 3 + P 6 + P 7  cu decodificatoare2:4 cu validare si iesiri active pe 0, iar apoi cu DCD2:4 cu validare activa pe 0 si iesiriactive pe 1.

29

Page 31: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 31/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

0

1

0

2

3

1

2

6

5

7

4

0

1

0

2

3

1

2

6

5

7

4

Figura 2.31

Rezolvare:  DCD2:4 sunt similare cu cele 3:8, dar au numai 2 adrese care selecteaza 4iesiri. Datorita faptului ca ın expresia functiei apar termeni de ordin mai mare decat3, este nevoie de extinderea capacitatii de decodificare folosind aceeasi metoda ca siın problema 13. Pentru cele doua variante de implementare rezulta schemele:

O0

O1

O2

O3

A1

A2

G

O0

O1

O2

O3

A1

A2

G

 b

a

c

O0

O1

O2

O3

A1

A2

G

O0

O1

O2

O3

A1

A2

G

 b

a

c

Figura 2.32

Problema 15.   Sa se implementeze un convertor de cod pe 3 bit i din Gray ın BCDcu decodificatoare 3:8 avand validarile si iesirile active pe 0.

Rezolvare:  Codul Gray reprezinta o metoda de numarare la care doua randuri conse-cutive din tabelul de adevar se diferentiaza printr-un singur bit. Corespondenta dintrecodul BCD (Binary Coded Decimal codul de numarare obisnuit) si codul Gray estedata ın tabelul 2.8. Se observa urmatoarele egalitati:

x =  a

y  =  P 2 + P 3 + P 4 + P 7

z  =  P 1 + P 2 + P 6 + P 7

30

Page 32: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 32/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

a b c x y z0 0 0 0 0 00 0 1 0 0 10 1 0 0 1 10 1 1 0 1 01 0 0 1 1 01 0 1 1 0 0

1 1 0 1 0 11 1 1 1 1 1

Tabelul 2.8

Implementarea cu DCD3:8 rezulta:

O0

O1

A0

O2

O3

A1

A2

O6

O5

O7

O4

G

c

 b

a

O0

O1

A0

O2

O3

A1

A2

O6

O5

O7

O4

G

c

 b

af 

Figura 2.33

Problema 16.   Sa se implementeze un demultiplexor cu 16 canale cu ajutorul unordecodificatoare 3:8, avand iesirile active pe zero si doua validari dintre care una activape 1 si cealalta activa pe 0.

Figura 2.34

Rezolvare:  Demultiplexorul este un co-mutator cu adresa care comuta o sin-gura intrare la una din iesirile posibile ınfunctie de o adresa. Daca se considera unDMUX cu 16 canale, acesta va avea ne-voie de 4 biti de adresa. Pentru a imple-menta acest DMUX1:16 cu DCD3:8 estenevoie sa definim cele 4 adrese si 16 iesiriposibile. Acest lucru se face prin extin-derea capacitatii de decodificare. Pen-tru extindere se poate folosi oricare din-tre intrarile de validare.

Dupa extinderea capacitatii de decodi-ficare singura problema ramane gasireaunei intrari potrivite pentru semnalul de-

multiplexat. Aceasta poate fi indetificatatinand cont de faptul ca o iesire activata urmareste semnalul de validare la iesirea se-lectata cu a jutorul adreselor. De exemplu, daca adresa selectata a decodificatoruluicu iesiri active pe 0 este 011 si iesirile sunt validate, atunci  O3   va fi 0. Daca adresase mentine, dar circuitul se invalideaza (intrarea de validare conectata la 1), la iesirea

31

Page 33: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 33/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

O3  se obtine 1 logic. Astfel, iesirea selectata cu ajutorul adreselor urmareste variatiilesemnalului de la intrarea de validare, iar circuitul ındeplineste rolul unui demultiple-xor. Rezulta schema din figura 2.34.

2.3 Analiza circuitelor cu multiplexoare si decodificatoare

Problema 17.   Dati expresia analitica a functiei logice implementate de urmatorulcircuit.

Figura 2.35

Rezolvare:  Expresia functiei poate fi dedusa ınlocuind variabilele conectate la intrariın ecuatia specifica multiplexorului cu 4 canale:

f  = Y   = I 0A1A0 + I 1A1A0 + I 2A1A0 + I 3A1A0  =

= cab + ab · 1 + ab · 0 + abc = abc + ab + abc

Problema 18.   Dati expresia analitica a functiei logice implementate de urmatorulcircuit.

Figura 2.36

Rezolvare:  Circuitul din figura reprezinta un MUX4:1 implementat cu multiplexoare2:1. Astfel, solutia problemei se obtine ın mod identic ca si la problema 3.

f  = abc + abc + bc + ac

32

Page 34: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 34/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

Problema 19.   Dati forma cu termeni canonici de tip produs a funct iei logice imple-mentate de circuitul din figura 2.37.

0

1

0

2

3

1

0

1

3

6

9

12

15

Figura 2.37

Rezolvare:  Circuitul este echivalentul unui multiplexor cu 8 canale. Tinand cont defaptul ca variabila  d  poate lua valorile 0 sau 1, rezulta 16 valori de 0 sau 1 posibile,corespunzatoare liniilor din tabelul de adevar. Liniile unde functia are valoarea 1indica prezenta termenului canonic ın suma. Astfel se obtine forma:

f  = P 0 + P 1 + P 3 + P 6 + P 9 + P 12 + P 15

Problema 20.   Sa se implementeze circuitul din figura cu un MUX4:1.

Figura 2.38

Rezolvare:   Analizand circuitul rezulta expresia functiei  f .

33

Page 35: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 35/138

2 MULTIPLEXOARE, DEMULTIPLEXOARE SI DECODIFI CATOARE

f  = abc · abc · abc · abc DeM 

= abc  P 0

+ abc  P 1

+  abc  P 5

+  abc  P 6

Tabelul de adevar si implementarea circuitului cu MUX4:1 sunt urmatoarele:

abc f  0 0 0 10 0 1 10 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 0

Tabelul 2.9 Figura 2.39

Problema 21.   Sa se scrie ın forma canonica folosind sume functia implementata deurmatorul circuit:

Figura 2.40

Rezolvare:   Iesirile decodificatorului 3:8 fiind active pe 1, acesta implementeaza directprodusele canonice P i. Astfel, scriind expresia functiei si exprimand rezultatul cu sumeS i  se obtine:

f  = P 0 + P 3 + P 4 + P 7DeM 

=   P 0 · P 3 · P 4 · P 7 =  S 0S 3S 4S 7

34

Page 36: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 36/138

3 AUTOMATE DE STARE CU BISTABILE

3 Automate de stare cu bistabile

3.1 Automate de stare simple cu bistabile

Problema 1.   Sa se analizeze functionarea circuitului din Figura 3.1 (latch  S  R) si sase construiasca tabelul de adevar.

Figura 3.1

S R Q Q Q+ Q+

0 0  0 1 1 1

1 0 1 1

0 1  0 1 1 0

1 0 1 0

1 0  0 1 0 1

1 0 0 1

1 1  0 1 0 1

1 0 1 0

Tabelul 3.1

Rezolvare:  Pentru ınceput se fac urmatoarele observatii:

•   starea urmatoare a iesirilor depinde nu numai de intrari ci si de starea actuala aiesirilor. Astfel, circuitul are bucle de reactie numindu-se circuit secvential.

•   la constructia tabelului de adevar se va tine cont de starea actuala a iesirilor, casi cum acestea ar fi variabile de intrare.

•   S  = 0, R  = 0 - comanda dubla, circuitul este indecis, ambele iesiri sunt ın starea1. Nu se poate face diferenta ıntre iesirea directa si cea negata, drept urmarestare devine interzisa;

•   S  = 0,  R = 1 - datorita lui  S  rezultatul ınmultirii negate este ın totdeauna 1 sistarea urmatoare a iesirii,  Q+, va fi neconditionat 1. Totodata,  R  ımpreuna cuQ+ = 1 forteaza iesirea negata ın 0;

•   S   = 1,   R   = 0 - datorita lui   R   rezultatul ınmultirii negate este ın totdeauna

1 si starea urmatoare a iesirii negate,   Q+

, va fi neconditionat 1. Totodata,   S 

ımpreuna cu  Q+

= 1 forteaza iesirea ın 0;

•   S   = 1,   R   = 1 - ambele intrari fiind 1, starile urmatoare ale iesirilor depindnumai de starea actuala. Astfel, se poate deduce ca circuitul ısi va pastra stareaactuala.

Tabelul de adevar se poate restrange ın doua feluri: pentru analiza si pentru proiectare.Tabelul de analiza permite evaluarea starilor urmatoare numai pe baza intrarilor.Tabelul de proiectare specifica ce semnale trebuie aplicate la intrare pentru a obt inetranzitia dorita la iesire.

35

Page 37: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 37/138

3 AUTOMATE DE STARE CU BISTABILE

Tabelul de analiza

restrans:

S R Q+

0 0 *0 1 11 0 0

1 1   Q

Tabelul 3.2

Tabelul de proiectare:

Q Q+ S R

0 0  1 1

1 0

0 1  0 1

* *

1 0   1 0* *

1 1  1 1

0 1

Tabelul 3.3

Tabelul de proiectare

restrans:

Q Q+ S R0 0 1 X0 1 0 11 0 1 0

1 1 X 1

Tabelul 3.4

Problema 2.   Stiind tabelul de adevar si functionarea latchului  S  R  de la Problema1, sa se construiasca tabelele de adevar pentru analiza si pentru proiectare cores-punzatoare latchului  S R cu tact/validare (figura 3.2).

Figura 3.2

CK S R Q+

0 0 0   Q0 0 1   Q0 1 0   Q0 1 1   Q1 0 0   Q1 0 1 01 1 0 11 1 1 *

Tabelul 3.5

Rezolvare:   Se observa ca daca semnalul de tact  CK   este 0, atunci  S ∗ si  R∗ vor fineconditionat 1. Considerand tabelul de adevar al latch-ului  S R dedus la problema 1(cazul S  = 1 si R  = 1), rezulta ca iesirile ısi vor pastra starea actuala. Astfel, semnalulCK   actioneaza ca si semnal de validare activ pe palier.

Daca semnalul   CK   este 1, atunci   S ∗ =   S   si   R∗ =   R.   In consecinta, circuitul vafunctiona conform tabelului de la problema 1, dar comenzile   S   si   R   trebuie negate.Rezulta tabelul de adevar 3.5.

Problema 3.   Sa se analizeze functionarea bistabilului Master-Slave din figura 3.4 cuajutorul tabelului de adevar de la latch-ul  S R  cu validare pe palierul tactului.

•   SR1 (master) este transparent pe palierul 1 al semnalului de tact CK . Atat timpcat C K  = 1, Q1  si Q1  variaza conform tabelului de adevar dedus la Problema 2.Latch-ul SR2   este invalidat (CK  = 0 prin inversor) si astfel  Q2   si  Q2   (implicitiesirile bistabilului) ısi pastreaza starea indiferent de  S 2-R2;

36

Page 38: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 38/138

3 AUTOMATE DE STARE CU BISTABILE

*

*

Figura 3.3

Figura 3.4

•   SR2 (slave) este transparent pe palierul 0 al semnalului de tact  C K , timp ın careSR1  ısi pastreaza starea indiferent de variatia intrarilor S 1-R1. Astfel, SR2, desitransparent, primeste la intrarile S 2-R2  comenzi constante si ısi mentine starea.

Din cele doua observatii rezulta ca semnalele de comanda   S   si   R   vor fi esantionatesincron cu frontul descendent al semnalului de tact, iar iesirile   Q-Q  ısi vor schimbastarea strict sincron cu acelasi front descendent. Tabelul de adevar al bistabilului esteacelasi ca si la latchul  SR, astfel se mentine combinatia interzisa de comenzi la intrare.Modificarea iesirilor poate fi sincronizata si cu frontul ascendent daca inversorul de pelinia de tact se muta la latch-ul master. Pentru a elimina combinatia de comenziinterzisa se adauga doua conexiuni suplimentare de reactie care sa forteze iesirile ın

starea opusa la comanda dubla. Rezultatul este bistabilul de tip JK, activ pe frontulsemnalului de tact.

Problema 4.   Sa se analizeze functionarea bistabilului  J K  din figura 3.5.

J K Q+

0 0 Q0 1 01 0 11 1   Q

Tabelul 3.6

Rezolvare:   Comanda dubla (J =1,   K =1) face ca stareaurmatoare a iesirilor sa depinda numai de starea actualaQ-Q. Daca alaturi de   J   se da comanda   Q   (conexiuneamarcata cu linie ıntrerupta), atunci aceasta comanda vafi simplu copiata la Q+. Similar, comanda Q  va fi copiata

la   Q+

. Rezultatul este trecerea iesirilor ın starea opusa(tabelul 3.6).

Tabelul corespunzator de proiectare se obtine considerandca din starea 0 la iesire ın aceeasi stare 0 se poate trecefie prin comanda de mentinere (J =0,  K =0), fie prin comanda de Reset (J =0, K =1).Similar, din 0 ın 1 se trece fie prin Set (J =1,  K =0), fie prin schimbarea starii (J =1,K =1). Cu aceeasi metoda se pot deduce comenzile necesare pentru celelalte doua

37

Page 39: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 39/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.5

Figura 3.6

tranzitii, 1 → 0 si 1 → 1. Rezulta tabelul de analiza 3.7.

Q Q+ J K    actiune0 0 0 0 mentine 00 0 0 1 Reset0 1 1 0 Set0 1 1 1 stare opusa1 0 0 1 Reset1 0 1 1 starea opusa1 1 0 0 mentine 11 1 1 0 Set

Tabelul 3.7

Q Q+ J K 0 0 0 X0 1 1 X1 0 X 11 1 X 00 a   a  X1 a X a

Tabelul 3.8

Pentru a restrange tabelul se observa ca, de exemplu pentru tranzitia 0 → 0, J  trebuiesa fie obligatoriu 0, iar   K   poate fi 0 sau 1 (indiferent). Comanda restransa rezultaJ =0,   K =X. Similar se pot determina comenzile necesare pentru celelalte tranzit ii.Comenzile de restranse sunt date ın tabelul 3.8.

Ultimele doua linii de tabel se obt in din primele doua linii considerand   Q+ ca si

parametru de valoare 0 sau 1. Se observa ca ın ambele cazuri  K =X, iar   J =Q+

=a.Acelasi lucru este valabil si pentru ultima linie, dar  J =X si  K =Q

+=a.

Problema 5.   Sa se analizeze functionarea bistabilului D activ pe frontul semnaluluide tact din figura 3.6.

38

Page 40: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 40/138

3 AUTOMATE DE STARE CU BISTABILE

Rezolvare:   Bistabilul D se obtine din bistabilul JK implementand egalitatea  K =J cu ajutorul unui inversor. Aceasta conexiune elimina posibilitatea egalitatii celor douacomenzi, lasand numai cele doua linii din mijloc ale tabelului de adevar. Sectiunea detabel ramasa impune ca valoarea comenzii de pe intrarea  D  sa fie copiata la iesirea  Qsincron cu primul front de tact (ascendent sau descendent dupa modul de conexiunea semnalului de tact). Tabelul de proiectare impune sa se conecteze la intrarea   Dvaloarea logica dorita la iesire la urmatorul front de tact.

J K Q Q+

0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0

Tabelul 3.9

Problema 6.   Sa se implementeze un bistabil JK cu aju-torul unui bistabil D.

Rezolvare:   Rezolvarea porneste de la tabelul de analiza3.9 explicitat al bistabilului JK.

La bistabilul D starea urmatoare   Q+ trebuie sa se rega-seasca la intrarea  D. Astfel, daca se minimizeaza functiaD   =  Q+ dependenta de variabilele   J ,   K   si  Q, se obtineecuatia specifica a bistabilului JK. Diagrama Karnaughfolosita la minimizare, expresia semnalului de comanda Dsi schema bistabilului JK echivalent sunt date ın figura

3.7.

CK 

D Q

Q

J

CK 

Q 00

0

1

1

1

JK 

1

1

01 1011

Q+ = QJ+QK 

Figura 3.7

Problema 7.   Sa se proiecteze un automat secvential cu bistabile J K , care sa evoluezeconform diagramei de stari din figura 3.8.

Figura 3.8

Q1Q0   Q+1 Q+

0   J 1  K 1   J 0  K 00 0 0 1 0 X 1 X0 1 1 0 1 X X 11 0 1 1 X 0 1 X1 1 0 0 X 1 X 1

Tabelul 3.10

Rezolvare:   Fiecarui bit din stari i se asociaza un singur bistabil (bistabilul poate fiprivit ca si o memorie de 1 bit). De exemplu, starea 01 va fi reprezentata de 2 bistabilicu iesirile   Q1=0 si   Q0=1 (atentie la bitul cel mai semnificativ). Pentru a proiectaautomatul, trebuie definite comenzile de la intrarea fiecarui bistabil astfel ıncat sase efectueze tranzitiile dorite (tabelul de proiectare restrans). Starile actuale vor fi

39

Page 41: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 41/138

3 AUTOMATE DE STARE CU BISTABILE

folosite ca si variabile de intrare la minimizarea functiilor   J i   si   K i  corespunzatoare.Rezulta tabelul de adevar 3.10.

Valorile indiferente X din tabelul de adevar pot fi ınlocuite cu 0 sau 1 ın functie devaloarea care ajuta la simplificarea functiei. De exemplu, la J 1 ne ajuta sa ınlocuim celedoua valori X cu 0 si cu 1, astfel ıncat J 1=Q0. Similar se obtin egalitatile K 1=J 1=Q0

si J 0=K 0=1. Rezulta schema automatului:

Figura 3.9

Observatie:  Circuitul de mai sus parcurge ciclic toate starile posibile pe 2 biti in-crementand starea cu o unitate la fiecare tranzit ie. Circuitele cu astfel de evolutiese numesc numaratoare.

Problema 8.   Sa se proiecteze un numarator pe 3 biti cu bistabile JK.

Rezolvare:   Diagrama de stari a circuitului se obt ine scriind toate starile (23=8)consecutive posibile pe 3 biti.

Figura 3.10

Q2Q1Q0   Q+

2 Q+

1 Q+

0   J 2  K 2   J 1  K 1   J 0  K 00 0 0 0 0 1 0 X 0 X 1 X0 0 1 0 1 0 0 X 1 X X 10 1 0 0 1 1 0 X X 0 1 X0 1 1 1 0 0 1 X X 1 X 11 0 0 1 0 1 X 0 0 X 1 X1 0 1 1 1 0 X 0 1 X X 11 1 0 1 1 1 X 0 X 0 1 X1 1 1 0 0 0 X 1 X 1 X 1

Tabelul 3.11

Inlocuind X ın mod convenabil, din tabelul 3.11 se observa urmatoarele identitati:

J 0=K 0=1,   J 1=K 1=Q0   si   J 2=K 2=Q1Q0. Implementarea cu bistabile JK si portilogice este data ın figura 3.11.

Problema 9.   Sa se proiecteze un numarator pe 4 biti cu bistabile JK si porti logice. Pebaza problemelor 7, 8 si 9 sa se gaseasca o generalizare pentru structura numaratoarelor

40

Page 42: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 42/138

3 AUTOMATE DE STARE CU BISTABILE

0

0   0

0   1

1   1

1   2

2   2

2

Figura 3.11

sincrone de capacitate mare cu bistabile JK.

Rezolvare:  Solutia se obtine ın mod similar ca si la problemele precedente, dar starilesunt codificate pe 4 biti. Diagrama de tranzitii va avea 16 stari distincte, numaratorulincrementandu-si ciclic continutul ıntre 0000(0) si 1111(15). Tabelul de adevar alcircuitului este:

Q3Q2Q1Q0   Q+3 Q+

2 Q+1 Q+

0   J 3  K 3   J 2  K 2   J 1  K 1   J 0  K 00 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X0 0 0 1 0 0 1 0 0 X 0 X 1 X X 10 0 1 0 0 0 1 1 0 X 0 X X 0 1 X

0 0 1 1 0 1 0 0 0 X 1 X X 1 X 10 1 0 0 0 1 0 1 0 X X 0 0 X 1 X0 1 0 1 0 1 1 0 0 X X 0 1 X X 10 1 1 0 0 1 1 1 0 X X 0 X 0 1 X0 1 1 1 1 0 0 0 1 X X 1 X 1 X 11 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X1 0 0 1 1 0 1 0 X 0 0 X 1 X X 11 0 1 0 1 0 1 1 X 0 0 X X 0 1 X1 0 1 1 1 1 0 0 X 0 X 1 X 1 X 11 1 0 0 1 1 0 1 X 0 X 0 0 X 1 X1 1 0 1 1 1 1 0 X 0 X 0 1 X X 11 1 1 0 1 1 1 1 X 0 X 0 X 0 1 X

1 1 1 1 0 0 0 0 X 1 X 1 X 1 X 1

Tabelul 3.12

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q21

CK 

J3

K 3

CK 

Q3

Q3

Figura 3.12

Din problemele 7, 8 si 9 se observa ca adaugarea unui bit la capacitatea numaratoruluinu schimba semnalele de comanda J   si K  de rang inferior. De exemplu, trecerea de la3 la 4 biti pastreaza semnalele J 0, K 0, J 1, K 1, J 2  si K 2  identice. Extinderea capacitatiise face adaugand un nou bistabil ale carui comenzi   J 3   si   K 3   se obtin din   J 2,   K 2   si

41

Page 43: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 43/138

3 AUTOMATE DE STARE CU BISTABILE

Q2  prin intermediul unei porti SI. Aceasta observatie duce la generalizarea structuriinumaratoarelor sincrone cu bistabile JK avand capacitati mari de numarare. Dacase considera un numarator pe   n   biti, atunci semnalele de comanda   J   si   K   pentrubistabilele componente rezulta:

J 0  =  K 0 = 1

J 1  =  K 1 =  Q0

J 2  =  K 2 =  Q0Q1

J 3  =  K 3 =  Q0Q1Q2  =  J 2Q2

...

J n−2  =  K n−2 =  Q0Q1 · · · · ·Qn−3  =  J n−3Qn−3

J n−1  =  K n−1 =  Q0Q1 · · · · ·Qn−2  =  J n−2Qn−2

Problema 10.   Sa se proiecteze un automat secvential cu bistabile   JK , care saevolueze conform urmatoarei diagrame de stari:

Figura 3.13

Rezolvare:  Tabelul de adevar se completeaza ca ın problemele precedente.

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 1 0 0 X 1 X 0 X0 0 1 X X X X X X X X X0 1 0 1 0 0 1 X X 1 0 X0 1 1 X X X X X X X X X1 0 0 1 1 0 X 0 1 X 0 X1 0 1 X X X X X X X X X1 1 0 0 0 0 X 1 X 1 0 X1 1 1 X X X X X X X X X

Tabelul 3.13

Din tabelul de adevar se observa urmatoarele identitati (X a fost ınlocuit cu 0 sau1 dupa necesitate):   J 2=K 2=Q1,  J 1=K 1=1 si  J 0=K 0=0. Implementarea corespunza-toare cu bistabile JK rezulta:

Problema 11.   Sa se proiecteze un numarator ın sens invers pe 2 biti cu bistabile  D.

42

Page 44: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 44/138

3 AUTOMATE DE STARE CU BISTABILE

0

0   0

0   1

1   1

1   2

2   2

2

Figura 3.14

Figura 3.15

Q1Q0Q+

1 Q+0

(D1) (D0)0 0 1 10 1 0 01 0 0 11 1 1 0

Tabelul 3.14

Rezolvare:   La bistabilele  D   starea urmatoare a iesirii depinde numai de intrarea Dconform ecuatiei  Q+ =  D . Astfel, la implementare se vor minimiza chiar starile  Q+

i

din tabelul de adevar 3.14. Din tabel se deduc (cu diagrame Karnaugh unde estenecesar) identitatile:   D1=Q1Q0 +  Q1Q0   si  D0=Q0. Implementarea corespunzatoarerezulta:

0 0

0

1 1

1

Figura 3.16

Problema 12.   Sa se proiecteze un automat secvential pe 3 biti cu bistabile  D, caresa numere starile impare:

Figura 3.17

Rezolvare:

43

Page 45: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 45/138

3 AUTOMATE DE STARE CU BISTABILE

Q2Q1Q0   Q+2 Q+

1 Q+0

0 0 0 X X X0 0 1 0 1 10 1 0 X X X0 1 1 1 0 11 0 0 X X X1 0 1 1 1 1

1 1 0 X X X1 1 1 0 0 1

Tabelul 3.15

Din tabelul de adevar se deduc urmatoarele identitati:   D2=Q2Q1 + Q2Q1, D1=Q1   siD0=1. Implementarea corespunzatoare cu bistabile D rezulta:

1 D0   Q0

Q0CK    CK 

D1   Q1

Q1   CK 

D2   Q2

Q2

CK 

Figura 3.18

3.2 Automate de stare cu bistabile si parametri

Problema 13.   Sa se implementeze un numarator reversibil pe 2 biti cu bistabile JKsi MUX2:1.

Rezolvare:   Primul pas ın rezolvarea acestei probleme este constructia diagramei destari si definire tranzit iilor. Se va considera un parametru  a  care sa defineasca sensul

numararii. De exemplu, cu  a  = 1 circuitul va numara ınainte, iar cu  a  = 0 va numaraınapoi. Diagrama starilor este data ın figura 3.19.

Figura 3.19

Q Q+ J K 0 0 0 X0 1 1 X1 0 X 11 1 X 00 a   a  X1 a X a

Tabelul 3.16

In urmatorul pas se completeaza tabelul de adevar cu starile actuale, starile viitoaresi comenzile J i-K i  necesare pentru a obtine tranzitiile dorite. Se va folosi tabelul 3.16de proiectare al bistabilelor JK.

44

Page 46: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 46/138

3 AUTOMATE DE STARE CU BISTABILE

Tranzitiile cu parametru se evalueaza astfel ıncat starile urmatoare vor fi definite devariabila care cauzeaza tranzitia ın 1. De exemplu, circuitul trece din 00 ın 01 cu  a   siın 11 cu a. Se observa ca bitul  Q+

0  va fi 1 indiferent de valoarea parametrului  a, iarQ+

1  va fi 1 numai pentru a. Astfel, starea urmatoare corespunzatoare starii actuale 00va fi a1, depinzand de a. Rezulta tabelul de adevar:

Q1Q0   Q+1 Q+

0   J 1  K 1   J 0  K 0

0 0 a  1 a X 1 X0 1   a  0   a X X 11 0   a  1 X a   1 X1 1 a  0 X a   X 1

Tabelul 3.17

Din tabelul de adevar se observa ca   J 0=K 0=1 indiferent de variabilele   Q1   si   Q0.Intrarile  J 1   si  K 1   se implementeaza cu MUX2:1 ımpartind tabelul ın doua jumatati.Adresa multiplexorului va fi  Q1, iar cele doua functii partiale  I 0   si  I 1   dependente deQ0   si de parametrul  a  se implementeaza conform urmatorului tabel:

Q f    functia restransa

0   a f  = Qa + Qb1   b

Tabelul 3.18

Rezulta egalitatea  I 0=I 1=Q0a + Q0a =  Q0 ⊕ a. Deoarece intrarile I 0   si I 1   sunt iden-tice, se elimina necesitatea utilizarii unui MUX2:1, iar schema circuitului este:

0

0   0

0  1

1   1

1

Figura 3.20

Problema 14.   Sa se implementeze un numarator reversibil pe 2 biti cu bistabile Dsi porti logice.

Rezolvare:   Diagrama de tranzitii si tabelul de adevar corespunzator sunt identicecu cele de la Problema 1, dar ın locul comenzilor  J i   si   K i   se implementeaza starileurmatoare  Q+

1 =D1   si  Q+0 =D0. Din tabel se observa ca  D0=Q0, iar  D1  se deduce cu

ajutorul unei diagrame Karnaugh. Rezulta circuitul din figura 3.21.

D1  = aQ0Q1 + aQ0Q1 + aQ0Q1 + aQ0Q1  =

= a

Q0Q1 + Q0Q1

 + a

Q0Q1 + Q0Q1

 =

= a

Q0 ⊕Q1

 + a (Q0 ⊕Q1) = a ⊕ (Q0 ⊕Q1)

45

Page 47: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 47/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.21

Problema 15.   Sa se implementeze un auto-mat secvential pe 3 biti cu bistabile JK siMUX4:1 care sa numere starile impare dacaparametrul a  este 1 si starile pare daca a=0.

Rezolvare:  Prima cerinta pentru functiona-rea corecta a automatului este ca din fiecare

stare sa se poata trece ın bucla cealalta dacavaloarea parametrului   a   se schimba. Astfel,fiecare stare va avea doua stari viitoare co-respunzatoare, dependente de  a. Rezulta di-agrama starilor ilustrata ın figura 3.22.

Figura 3.22

Tabelul de adevar se deduce similar ca si la numaratorul reversibil de la problema 13,verificand ce valoare a parametrului  a  duce starea viitoare ın 1.

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 a a   0 X a  X   a X0 0 1 0 1  a   0 X 1 X X a

0 1 0 a a a   a  X X a a X0 1 1 1 0  a   1 X X 1 X a1 0 0 1 a a   X 0 a  X   a X1 0 1 1 1  a   X 0 1 X X a1 1 0   a a a   X a   X a a X1 1 1 0 0  a   X 1 X 1 X a

Tabelul 3.19

Din tabelul de adevar rezulta ca J 0=a, K 0=a. Tototdata, din tabelul de implementarerestrans al functiei cu parametri de la problema 10 se deduce egalitatea J 1=K 1=Q0+a,aceasta fiind valabila indiferent de combinatia Q2Q1. Schema circuitului este:

Problema 16.   Sa se implementeze automatul secvential de la problema 15 cu bistabileD si porti logice.

Rezolvare:   Din tabelul de adevar se observa ca   D0=a, iar expresiile   D1   si   D2   sededuc cu ajutorul diagramelor Karnaugh.

46

Page 48: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 48/138

3 AUTOMATE DE STARE CU BISTABILE

0

0   0

0 1

1   1

1   2

2   2

2

0

1

0

2

3

1

1

2

Figura 3.23

0

2 1

0

2 1

Figura 3.24

D2  =  Q2Q1 + Q0Q1Q2 + aQ0Q2 + aQ1Q2

D1  =  Q0Q1 + aQ1 + aQ0Q1

D0  =  a

Figura 3.25

2   1 0

2

Figura 3.26

Implementarile corespunzatoare a functiilor de comanda D1   si D2  sunt date ın figurile

3.25 si 3.26.

Problema 17.   Sa se proiecteze un divizor de frecventa cu bistabile JK si porti logice,programabil conform tabelului 3.20. Daca starea initiala este   Q2Q1Q0=000, sa secompleteze cronograma din figura 3.27 tinand cont de evolutia parametrilor  a   si  b.

47

Page 49: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 49/138

3 AUTOMATE DE STARE CU BISTABILE

a b   Raport0 0 div. cu 30 1 div. cu 41 0 div. cu 51 1 div. cu 6

Tabelul 3.20 Figura 3.27

Rezolvare:  Divizoarele de frecventa sunt automate secventiale care accepta la intraresemnalul de tact de o frecventa data, iar la iesire genereaza un semnal al carui frecventaeste un submultiplu (ın general ıntreg, dar ın cazuri speciale poate fi si fractionar) alfrecventei de intrare. Divizarea se face alegand un semnal corespunzator de intaresi impunand apoi starile prin care sa treaca automatul secvential. Solutia la aceastaproblema poate varia ın functie de starile alese si bistabilul de iesire.

Pentru ınceput, se pleaca de la ideea ca numaratoarele sunt ınsusi prin modul lor de

functionare divizoare de frecventa cu puterile lui 2. De exemplu, un numarator pe 2biti care trece prin starile 00-01-10-11 va fi un divizor de frecventa cu 2 daca iesireaconsiderata este  Q0. Acesta ısi schimba starea odata la o perioada de tact, perioadafiind egala cu 2T CK . Implicit, frecventa va fi de 2 ori mai mica. Similar, la iesirea  Q1

se va obtine un semnal de frecventa  f CK /4.

Divizarea frecventei de intrare cu 6 necesita 6 stari distincte prin care sa treaca auto-matul. Astfel, sunt necesari 3 biti care sa codifice acoperitor cele 6 stari.   In solutiaoferita ca si exemplu, semnalul de iesire va fi cules de pe iesirea bistabilului cel maisemnificativ (Q2).   Inainte de a completa tabelul de adevar corespunzator, este nece-sara constructia diagramei de tranzitii.

Figura 3.28

Starile din diagrama au fost alese astfel ıncat, la parcurgerea unei bucle, valorile para-metrilor de selectie a raportului de divizare  a   si b  sa ramana constante. Drept urmare,ıntr-o bucla nu pot fi prezente simultan perechile de parametrii   a-a   si   b-b. Starileparcurse ciclic ın functie de raportul de divizare ales si de parametrii  a-b sunt date ınurmatorul tabel:

Utilizand tabelul extins de proiectare al bistabilelor JK se obtine tabelul de adevar:

Dupa minimizarea comenzilor  J   si  K   pentru fiecare bistabil rezulta J 0=1 si circuitul:

Cronograma corespunzatoare se obtine pornind de la starea 000 si examinand valorile

48

Page 50: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 50/138

3 AUTOMATE DE STARE CU BISTABILE

a b   Stari parcurse0 0   001-010-1010 1   001-010-101-1101 0   001-010-011-100-1011 1   001-010-011-100-101-110

Tabelul 3.21

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 0 1 0 X 0 X 1 X0 0 1 0 1 0 0 X 1 X X 10 1 0 a a  1 a  X X a   1 X0 1 1 1 0 0 1 X X 1 X 11 0 0 1 0 1 X 0 0 X 1 X1 0 1   b b  b   X  b b  X X b1 1 0 0 0 1 X 1 X 1 1 X1 1 1 0 0 1 X 1 X 1 X 0

Tabelul 3.22

2   1 0

2

2

1

1

0

Figura 3.29

parametrilor a   si  b  la fiecare tranzitie. Rezulta semnalele din figura 3.30.

Problema 18.   Sa se proiecteze divizorul de frecventa programabil de la problema 17

cu bistabile D si numai MUX2:1.

Rezolvare:   Se implementeaza functiile   D2=Q+2 ,   D1=Q+

1   si   D0=Q+0   grupand pro-

gresiv tabelul ın cate 2, 4 si 8 grupe. Schemele rezultate pentru comenzile   Di   alebistabilelor sunt date ın figurile 3.31, 3.32 si 3.33.

49

Page 51: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 51/138

3 AUTOMATE DE STARE CU BISTABILE

1

0

2

Figura 3.30

0

1

0

1

0

1

0

1

0

1

2

2

10

Figura 3.31

0

1

0

1

0

1

0

1

0

1

2

1

0

1

0

0

Figura 3.32

50

Page 52: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 52/138

3 AUTOMATE DE STARE CU BISTABILE

0

1   0

1

0

1

0

1 2

0

0

Figura 3.33

Problema 19.   Sa se implementeze un automat secvential cu bistabile JK si MUX8:1care sa functioneze conform diagramei de stari din figura 3.34. Daca starea initialaeste Q2Q1Q0=010, sa se completeze cronograma tinand cont de evolutia parametrilora  si  b.

Figura 3.34 Figura 3.35

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 a  a  1 a  X a  X 1 X0 0 1 0 b  b   0 X   b  X X b0 1 0 0 1 1 0 X X 0 1 X0 1 1 a  a  1 a  X X  a   X 01 0 0 X X X X X X X X X1 0 1 X X X X X X X X X1 1 0 X X X X X X X X X1 1 1   b b b   X  b   X  b   X  b

Tabelul 3.23

Rezolvare:   Primul pas este completarea tabelului de adevar 3.23, corespunzatordiagramei de tranzitii.

Implementarea cu MUX8:1 implica simpla copiere a iesirilor  Q2,  Q1   si Q0   la adresele

multiplexoarelor si a randurilor de tabel corespunzatoare la intrarile de date. Com-pletand convenabil valorile X, comenzile  J   si  K  ale fiecarui bistabil pot fi considerateegale, astfel ıncat rezulta circuitul din figura:

Evolutia starilor ın functie de valorile parametrilor  a   si  b  rezulta:

51

Page 53: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 53/138

3 AUTOMATE DE STARE CU BISTABILE

I0I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4   J2=K 2

I0I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

I0I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

a

 b

1

 b

a

Q2

Q1

Q0

Q2

Q1

Q0

Q2

Q1

Q0

J1=K 1   J0=K 0

 b

a

 b

 b

Figura 3.36

1

0

2

Figura 3.37

Problema 20.   Sa se implementeze automatul secvential de la problema 19 cu bistabileD si porti SI-NU.

Rezolvare:   Minimizarea intrarilor Di   si tranformarea cu relatiile DeMorgan duce laurmatoarele identitati:

D2  =  bQ2 · aQ1Q0 · aQ2Q1Q0

D1  =  Q1Q0 · bQ2 · aQ0 · aQ2Q1 · bQ1Q0

D0  =  Q0 · Q2Q1 · bQ1 · bQ2

Implementarea corespunzatoare a intrarilor Di  cu porti SI-NU rezulta:

52

Page 54: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 54/138

3 AUTOMATE DE STARE CU BISTABILE

2

2 1 0

Figura 3.38

1

2 1 0

Figura 3.39

0

2 1 0

Figura 3.40

3.3 Generatoare de semnale cu bistabile

Problema 21.   Sa se implementeze un divizor de frecventa cu bistabile JK si portilogice avand raportul de divizare 5 si factorul de umplere 1/5.

53

Page 55: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 55/138

3 AUTOMATE DE STARE CU BISTABILE

Rezolvare:   Divizorul de frecventa cu raportul de divizare egal cu 5 primeste la in-trare frecventa semnalului de tact si genereaza la iesire un semnal cu perioada 5T CK .Factorul de umplere de 1/5 impune ca secventa generata sa aiba o singura valoare de1 din cele 5 perioade. Semnalul periodic este ilustrat ın figura 3.41.

Figura 3.41

Odata stabilita forma semnalului cu frecventa divizata, problema divizorului de frec-venta se reduce la generarea secventei impuse. Generatorul de semnale este un automatsecvential la care starile sunt alese astfel ıncat semnalele culese pe una sau mai multeiesiri sa se conformeze cu secventele impuse de problema. Numarul de biti necesareste determinat de periodicitatea semnalelor generate. Conditia de unicitate a starilorimpune ca bitii sa poata codifica un numar de stari distincte egal cu periodicitateasecventelor.  In cazul concret, periodicitatea secventei este de 5T CK   si astfel va fi nevoiede 3 biti (implicit 3 bistabile ın automatul secvential).

Daca secventa   X   se culege de pe bistabilul   Q2, atunci semnalul   X   din figura 3.41trebuie completat cu iesirile celorlalte doua bistabile astfel ıncat automatul sa se con-formeze conditiei de unicitate a starilor. Rezulta diagrama de semnale din figura 3.42si diagrama de tranzit ii 3.43 corespunzatoare.

Figura 3.42 Figura 3.43

Tabelul 3.24 arata comenzile   J   si   K   pentru fiecare bistabil ın functie de tranzitiadorita. Functiile  J i   si  K i  se scriu cu ajutorul diagramelor din figura 3.44.

Schema generatorului este ilustrata ın figura 3.45.

Problema 22.   Sa se implementeze un divizor de frecventa cu bistabile D si MUX4:1avand raportul de divizare 8 si factorul de umplere 5/8.

Rezolvare:   Solutia problemei se obtine ın mod similar cu cea de la problema 21.Semnalul de iesire  X  se construieste ca ın figura 3.46.

Din figura 3.46 se observa ca, datorita factorului de umplere 5/8 impus, secventa X 

54

Page 56: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 56/138

3 AUTOMATE DE STARE CU BISTABILE

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 0 1 0 X 0 X 1 X0 0 1 0 1 0 0 X 1 X X 10 1 0 0 1 1 0 X X 0 1 X0 1 1 1 0 0 1 X X 1 X 11 0 0 0 0 0 X 1 0 X 0 X1 0 1 X X X X X X X X X

1 1 0 X X X X X X X X X1 1 1 X X X X X X X X X

Tabelul 3.24

Q0   00

0

1

X

1

Q2Q1

1

X

01   1011

X

J2=K 2=Q2+Q1Q0

00

0

1

X

11   X

01   1011

X

J1=K 1=Q0

00

0

1

X

1

1

X

01   1011

X

J0=K 0=Q2

1

1

Q0

Q2Q1

Q0

Q2Q1

Figura 3.44

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2

CK 

Figura 3.45

Figura 3.46

este compusa din 5 stari de 1 si 3 stari de 0. Astfel, conditia de unicitate a starilorimpune utilizarea unui numar de 4 biti pentru codificarea starilor distincte prin caretrece automatul. Daca X  i se atribuie iesirii Q3, atunci diagrama de semnale completapoate fi desenata ca ın figura 3.47. Identificand starile parcurse de circuit, diagramade tranzitii rezulta ca ın figura 3.48.

Din tabelul de adevar 3.25 rezulta implementarea divizorului cu bistabile D si MUX4:1este data ın figura 3.49.

Problema 23.   Sa se genereze simultan semnalele din figura 3.50 cu bistabile JK,inversoare daca este nevoie si porti SI.

55

Page 57: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 57/138

3 AUTOMATE DE STARE CU BISTABILE

2

1

0

3

CK 

Figura 3.47

Figura 3.48

Q3Q2Q1Q0   Q+3 Q+

2 Q+1 Q+

0

0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 1 0 0 00 0 1 1 X X X X0 1 0 0 X X X X0 1 0 1 X X X X0 1 1 0 X X X X0 1 1 1 X X X X1 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 0 0 0 01 1 0 1 X X X X1 1 1 0 X X X X1 1 1 1 X X X X

Tabelul 3.25

Rezolvare:  Celor trei secvente le vor corespunde ın ordine semnalele  Q2, Q1   si Q0  de

la iesirile celor trei bistabile. Se observa ca starile sunt complet definite de secventelegenerate, astfel ıncat prin citirea bitilor rezulta urmatoarea diagrama de tranzitii dataın figura 3.51. Diagrama de tranzitii transforma problema generatoarelor de sem-nal ıntr-o problema simpla de implementare a unui automat secvent ial cu toate con-strangerile cerute de problema. Tabelul de adevar corespunzator este 3.26.

56

Page 58: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 58/138

3 AUTOMATE DE STARE CU BISTABILE

CK 

D0   Q0

Q0   CK 

D1   Q1

Q1   CK 

D2   Q2

Q2

I0

I1

A0

Y  I2

I3

A1

I0

I1

A0

Y  I2

I3

A1

CK 

Q3

Q2

Q3

Q2

Q0   I0

I1

A0

Y  I2

I3

A1

CK 

D2   Q2

Q2

Q3

Q2

Q1

1

Q0

Q1

Q0

Q1

Q0

Q1

Q0

Figura 3.49

Figura 3.50 Figura 3.51

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 0 1 0 X 0 X 1 X0 0 1 1 0 1 1 X 0 X X 00 1 0 X X X X X X X X X0 1 1 X X X X X X X X X

1 0 0 0 0 0 X 1 0 X 0 X1 0 1 1 1 0 X 0 1 X X 11 1 0 1 0 0 X 0 X 1 0 X1 1 1 X X X X X X X X X

Tabelul 3.26

Dupa minimizarea functiilor J i-K i si transformarea rezultatelor pentru o implementarecu operatii SI se obtin egalitatile:

J 2  =  Q0   ;   K 2  =  Q1Q0

J 1  =  Q2Q0   ;   K 1  = 1J 0  =  Q2   ;   K 0  =  Q2

Implementarea corespunzatoare este data ın urmatoarea figura:

57

Page 59: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 59/138

3 AUTOMATE DE STARE CU BISTABILE

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2

CK 

1

Figura 3.52

Problema 24.   Sa se genereze semnalele de la problema 23 cu bistabile D si MUX4:1.

Rezolvare:  Diagrama de tranzitii este aceeasi ca si la problema 23, dar se implemen-teaza functiile  Di=Q+

i   cu MUX4:1. Rezulta schema:

I0

I1

A0

Y   I2I3

A1

CK 

D0   Q0

Q0   CK 

D1   Q1

Q1   CK 

D2   Q2

Q2

I0

I1

A0

Y   I2I3

A1

I0

I1

A0

Y   I2I3

A1

CK 

Q2

Q1

Q2

Q1

Q2

Q1

Q0

1Q0

1

Figura 3.53

Problema 25.   Sa se implementeze un generator de semnal cu bistabile JK si portipentru secventa din figura 3.54.

Figura 3.54

Rezolvare:   Numarul de biti este dat de periodicitatea secventei, egala cu 6T CK .Trei biti sunt suficienti pentru a codifica 6 stari distincte. Totodata, deoarece se cere

generarea unei singure secvente, aceasta poate fi asociata cu oricare dintre iesirile celortrei bistabile din componenta automatului.   In exemplul de rezolvare semnalul generatva fi asociat cu iesirea  Q1. Starile se completeaza cu semnalele  Q2   si   Q0  cu singuraconstrangere ca starile sa nu se repete ın ciclul parcurs. Astfel, problema are solutiimultiple, un exemplu fiind dat de figura 3.55.

58

Page 60: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 60/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.55 Figura 3.56

Din identificarea starilor rezulta diagrama de tranzitii si tabelul de adevar cores-punzator.

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 0 1 0 0 X 1 X 0 X0 0 1 1 0 1 1 X 0 X X 00 1 0 0 0 1 0 X X 1 1 X

0 1 1 X X X X X X X X X1 0 0 X X X X X X X X X1 0 1 1 1 1 X 0 1 X X 01 1 0 1 0 0 X 1 X 1 0 X1 1 1 1 1 0 X 0 X 0 X 1

Tabelul 3.27

Dupa minimizarea functiilor   J i-K i   se obtin egalitatile si implementarea ilustrata ınfigura 3.57.

J 2  =  Q0   ;   K 2  =  Q0

J 1  =  Q2 + Q0   ;   K 1  =  Q0

J 0  =  Q2Q1   ;   K 0  =  Q1

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2

CK 

Figura 3.57

Problema 26.   Sa se implementeze generatorul de semnal de la problema 25 cubistabile D, MUX2:1 si porti.

59

Page 61: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 61/138

3 AUTOMATE DE STARE CU BISTABILE

Rezolvare:  Schema cu bistabile D si MUX2:1 este urmatoarea:

0

1

0   0

0

1   1

1

2   2

2

0

1

22

01

1

0

Figura 3.58

Problema 27.   Sa se genereze simultan urmatoarele secvente cu bistabile JK siMUX2:1.

CK 

Figura 3.59

Rezolvare:  Periodicitatea secventelor de 9T CK   impune proiectarea unui automat secven t i al pe 4 biti.   In exemplul de rezolvare cele doua secvente vor fi asociate cu

semnalele Q2   si  Q1, iar semnalele  Q3   si  Q0  se aleg astfel ıncat starile sa nu se repeteın ciclul parcurs. Rezulta secventele din figura 3.60, diagrama de tranzit ii din figura3.61si tabelul de adevar 3.28.

Schema circuitului este data ın figura 3.62.

Problema 28.   Sa se implementeze generatorul de semnale de la problema 27 cubistabile D si porti logice.

Rezolvare:   Minimizarea functiilor  Di=Q+i   duce la egalitatile de mai jos, iar imple-

mentarile corepunzatoare comenzilor   D3,   D2,   D1   si   D0   rezulta ca ın figurile 3.63 si3.64.

D3  =  Q3Q0 + Q3Q1 + Q2Q0

D2  =  Q3Q0 + Q3Q2 + Q1Q0

D1  =  Q2Q1Q0 + Q2Q1 + Q3Q1

D0  =  Q0 + Q3Q1

60

Page 62: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 62/138

3 AUTOMATE DE STARE CU BISTABILE

2

1

0

3

CK 

Figura 3.60

Figura 3.61

Q3Q2Q1Q0   Q+3 Q+

2 Q+1 Q+

0   J 3  K 3   J 2  K 2   J 1  K 1   J 0  K 00 0 0 0 X X X X X X X X X X X X0 0 0 1 0 1 1 0 0 X 1 X 1 X X 10 0 1 0 0 0 0 1 0 X 0 X X 1 1 X0 0 1 1 0 1 0 0 0 X 1 X X 1 X 10 1 0 0 X X X X X X X X X X X X0 1 0 1 X X X X X X X X X X X X0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X0 1 1 1 1 1 0 0 1 X X 0 X 1 X 11 0 0 0 X X X X X X X X X X X X

1 0 0 1 1 1 1 0 X 0 1 X 1 X X 11 0 1 0 X X X X X X X X X X X X1 0 1 1 0 0 1 1 X 1 0 X X 0 X 01 1 0 0 1 0 0 1 X 0 X 1 0 X 1 X1 1 0 1 X X X X X X X X X X X X1 1 1 0 1 0 1 1 X 0 X 1 X 0 1 X1 1 1 1 X X X X X X X X X X X X

Tabelul 3.28

Problema 29.   Sa se proiecteze un automat secvential cu bistabile JK si porti logicecare sa genereze simultan secventele din figura 3.65.

Rezolvare:  Primul pas este stabilirea numarului de stari necesar prin care va treceautomatul si asocierea semnalelor generate cu iesirile bistabilelor. Aparent, din pe-riodicitatea secventelor rezulta ca va fi nevoie de 3 bit i deoarece acestia pot codifica5 stari distincte. La completarea secventelor cu un al treilea semnal ales arbitrar se

61

Page 63: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 63/138

3 AUTOMATE DE STARE CU BISTABILE

I0

I1

A

Y

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2   J3

K 3

CK 

Q3

Q3

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

I0

I1

A

Y

CK 

Q3Q3

Q3Q3Q3

Q3Q3

Q3

Q2Q1

Q2Q11

1

1

1

Q1

Q0

Q2+Q0

Q0

Q1

Figura 3.62

Q3   Q2   Q1   Q0

D3

Q3   Q2   Q1   Q0

D2

Figura 3.63

Q3   Q2   Q1   Q0

D1

Q3   Q2   Q1   Q0

D0

Figura 3.64

observa ca exista trei stari care sa contina secventa 01 (primele 3 perioade de tact).Astfel, un singur bit aditional nu este suficient pentru a face distinctia. Rezulta castarile vor fi completate arbitrar cu ınca 2 semnale, numarul de biti necesar fiind 4.Diagrama de semnale si diagrama de tranzitii sunt data ın figurile 3.67 si 3.66.

62

Page 64: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 64/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.65

Figura 3.66 Figura 3.67

Q3Q2Q1Q0   Q+3 Q+

2 Q+1 Q+

0   J 3  K 3   J 2  K 2   J 1  K 1   J 0  K 00 0 0 0 X X X X X X X X X X X X0 0 0 1 X X X X X X X X X X X X0 0 1 0 X X X X X X X X X X X X0 0 1 1 X X X X X X X X X X X X0 1 0 0 0 1 1 0 0 X X 0 1 X 0 X0 1 0 1 1 0 1 1 1 X X 1 1 X X 00 1 1 0 0 1 0 1 0 X X 0 X 1 1 X0 1 1 1 X X X X X X X X X X X X1 0 0 0 X X X X X X X X X X X X1 0 0 1 X X X X X X X X X X X X1 0 1 0 X X X X X X X X X X X X1 0 1 1 1 1 0 0 X 0 1 X X 1 X 11 1 0 0 0 1 0 0 X 1 X 0 0 X 0 X1 1 0 1 X X X X X X X X X X X X1 1 1 0 X X X X X X X X X X X X

1 1 1 1 X X X X X X X X X X X X

Tabelul 3.29

Din tabelul de adevar rezulta urmatoarele egalitati posibile:

J 0  =  Q1   ;   K 0  =  Q3

J 1  =  Q3   ;   K 1  = 1

J 2  = 1 ;   K 2  =  Q0

J 3  =  Q0   ;   K 3  =  Q2

Implementarea corespunzatoare cu bistabile JK este data ın figura 3.68.

Problema 30.   Sa se implementeze generatorul de semnale de la problema 29 cubistabile D si MUX8:1.

63

Page 65: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 65/138

3 AUTOMATE DE STARE CU BISTABILE

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2   J3

K 3

CK 

Q3

Q3

CK 

1

1

Figura 3.68

Rezolvare:

I0

I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

CK 

D0   Q0

Q0   CK 

D1   Q1

Q1   CK 

D2   Q2

Q2   CK 

D3   Q3

Q3

I0

I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

I0

I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

I0

I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

CK 

Q3

Q2

Q1

Q3

Q2

Q1

Q3

Q2

Q1

Q3

Q2

Q1

Q0

1

1

Q0Q0

1

1

Figura 3.69

3.4 Analiza circuitelor cu bistabile

Problema 31.   Presupunand ca starea intiala este 000, dati diagrama de tranzitiicorespunzatoare urmatorului circuit.

2

2

2 1

1

1 0

0

0

Figura 3.70

Rezolvare:   Daca starea initiala este 000, la primul front al semnalului de tact bis-

tabilul  D2  copiaza la iesirea sa  Q0  = 1, starea circuitului devenind 100. La al doileafront acest 1 este transmis bistabilului   D1,   D2   primind un nou 1 de la   Q0. Astfel,starea devine 110.   In mod similar, analizand fiecare bit ın parte, pot fi deduse toatestarile din diagrama de tranzitii. Ciclul se ıncheie atunci cand starea circuitului devinedin nou 000. Rezulta:

64

Page 66: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 66/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.71

Problema 32.   Sa se analizeze functionarea urmatorului circuit si sa se construiascadiagrama starilor.

I0I1

A0

YI2I3

A1

J1

K 1

CK 

Q1

Q1   J0

K 0

CK 

Q0

Q0

CK 

1a

Figura 3.72

Rezolvare:   Luand ın considerare semnalele aplicate la intrarile J   si K  ale celor douabistabile, putem completa urmatorul tabel:

Q1  Q0   J 1  K 1   J 0  K 00 0 a  a   1 10 1   a a   1 11 0 a  a   1 11 1   a a   1 1

Tabelul 3.30

Varianta extinsa a tabelului, se obtine dand valori parametrului  a:

Q1  Q0  a Q+1   Q+

0   J 1   K 1   J 0  K 00 0 0 1 1 1 1 1 10 0 1 0 1 0 0 1 10 1 0 0 0 0 0 1 10 1 1 1 0 1 1 1 11 0 0 0 1 1 1 1 11 0 1 1 1 0 0 1 11 1 0 1 0 0 0 1 11 1 1 0 0 1 1 1 1

Tabelul 3.31

Pentru determinarea starilor viitoare s-a tinut cont de tabelul 3.32 de proiectare albistabilelor JK.

65

Page 67: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 67/138

3 AUTOMATE DE STARE CU BISTABILE

J K Q+

0 0   Q0 1 01 0 11 1   Q

Tabelul 3.32 Figura 3.73

Conform starii prezente si a celei viitoare se construieste diagrama de stari ca ın figura3.73. Se observa ca este vorba despre un numarator reversibil, parametrul de comandaa numararii ınainte sau ınapoi fiind  a.

Problema 33.   Sa se analizeze functionarea circuitului din figura 3.74 si sa se con-struiasca diagrama de stari.

CK 

D1   Q1

Q1

0

1

CK 

D0   Q0

Q0CK 

Figura 3.74

Q1Q0   Q+1 Q+

0

0 0 a  10 1   a  01 0   a  11 1 a  0

Tabelul 3.33

Rezolvare:  Urmarind schema se poate completa tabelul cu starile prezente si viitoare,stiind ca la bistabilele D, starea viitoare este Q+ = D. Varianta extinsa a tabelului se

obtine dand valori parametrului  a  (tabelul 3.34). Diagrama de stari corespunde unuinumarator reversibil, ca la problema anterioara.

Q1Q0a Q+1 Q+

0

0 0 0 1 10 0 1 0 10 1 0 0 00 1 1 1 01 0 0 0 11 0 1 1 11 1 0 1 01 1 1 0 0

Tabelul 3.34

Problema 34.   Sa se analizeze functionarea circuitului din figura si sa se construiascadiagrama de stari.

66

Page 68: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 68/138

3 AUTOMATE DE STARE CU BISTABILE

J2

K 2

CK 

Q2

Q2   J1

K 1

CK 

Q1

Q1   J0

K 0

CK 

Q0

Q0

CK 

a

1 1

Figura 3.75

J K Q+

0 0   Q0 1 01 0 11 1   Q

Tabelul 3.35

Rezolvare:   Se tine cont de urmatorul tabelul de analiza 3.35, specific bistabilelor detip JK.  In conformitate cu semnalele aplicate la intrarile bistabilelor, pentru circuituldin aceasta problema, starile viitoare vor rezulta ca ın tabelul 3.36. Urmarind stareaprezenta si cea viitoare se poate construi diagrama de stari, ca ın figura 3.76.

Q2Q1Q0   Q+2 Q+

1 Q+0   J 2  K 2   J 1  K 1   J 0  K 0

0 0 0 1  a  0 1 1   a  1 0 10 0 1 1  a  0 1 1   a  1 0 10 1 0 1 0 1 1 1   a  1 1 10 1 1 0 0 0 0 0   a  1 1 11 0 0 0 1 0 1 1 1 1 0 11 0 1 0 1 0 1 1 1 1 0 11 1 0 0 0 1 1 1 1 1 1 11 1 1 1 0 0 0 0 1 1 1 1

Tabelul 3.36

Figura 3.76

Problema 35.   Sa se analizeze functionarea circuitului din figura 3.77 si sa se con-struiasca diagrama de stari.

67

Page 69: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 69/138

3 AUTOMATE DE STARE CU BISTABILE

CK 

D2   Q2

Q2   CK 

D1   Q1

Q1   CK 

D0   Q0

Q0CK 

a

 b

 b

Figura 3.77

Rezolvare:   Urmarind schema se pot scrie expresiile intrarilor D , astfel:

D2  =  aQ0Q1

D1  =  bQ0Q1 + bQ0Q1

D0  =  Q2

Q1Q0 + bQ1Q0

Tabelul 3.37 se poate completa cu starile prezente si viitoare, stiind ca Q+ = D.

Q2Q1Q0   Q+2 Q+

1 Q+0

0 0 0 0 0 10 0 1 0  b b0 1 0 0  b b0 1 1   a 0 01 0 0 0 0 01 0 1 0  b  01 1 0 0  b  01 1 1   a 0 0

Tabelul 3.37

Diagrama de stari se poate construi pe baza tabelului anterior si cuprinde urmatoareasuccesiune de stari conditionate de parametrii  a   si b:

68

Page 70: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 70/138

3 AUTOMATE DE STARE CU BISTABILE

Figura 3.78

69

Page 71: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 71/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

4 Circuite cu numaratoare integrate

4.1 Automate de stare cu numaratoare

Problema 1.   Sa se implementeze automatul secvential cu evolutia din figura 4.1 cuun numarator 74163 (varianta echivalenta CMOS - 40163) si port i logice. Daca starea

initiala este  QC QBQA=000, sa se completeze cronograma din figura 4.2 tinand contde evolutia parametrilor  a   si  b.

Figura 4.1

Figura 4.2

Rezolvare:   Se tine cont de tabelul de proiectare 4.1, specific acestui tip de numarator:

Cl Ld P   · T    actiune0 X X reset (0000)1 0 X ıncarca (I)1 1 0 mentine (M)1 1 1 numara (Nr)

pr.mentine 0 M+Ipr.numara 1 Nr+I1 pr.numara Nr+M

Tabelul 4.1

Tabelul de adevar corespunzator automatului este 4.2.

In cazul ın care starea tinta la o tranzitie depinde de un parametru aditional, comenzilespecifice numaratorului se aleg conform ultimelor 3 linii din tabelul de proiectare. De

70

Page 72: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 72/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

QD  QC   QB   QA   Q+D   Q+

C   Q+B   Q+

A   Ld P T D C B A0 0 0 0 0 0 0 1 1 1 X X X X0 0 0 1 0 0 1 0 1 1 X X X X0 0 1 0 0 0 1  b   1 b   X X X X0 0 1 1 0 1 0 0 1 1 X X X X0 1 0 0 0 a  a a a  1 0 0 1 00 1 0 1 0 1 a 1 a  0 0 1 1 1

0 1 1 0 X X X X X X X X X X0 1 1 1 0 a 0 a   0 X 0  b 0  b1 0 0 0 X X X X X X X X X X

......

......

Tabelul 4.2

exemplu, din starea 0010 automatul poate sa treaca ın 0011 prin numarare sau sa-simentina starea. Astfel, comenzile   Cl,   Ld   si   P   · T   se aleg conform actiunii Nr+M.Parametrul care cauzeaza numarare este   b, comenzile rezultand   Cl   = 1,   Ld   = 1 siP   · T   =   b. Intrarile de ıncarcare paralela,   DCBA, vor lua valoarea X deoarece nu

exista ıncarcare posibila ca si tranzit ie. Daca ar exista cel putin o ıncarcare, atunciintrarile paralele ar lua valorile corespunzatoare starii ıncarcate (de ex. la starea 0100).

Observatie:   Deoarece numaratorul integrat este pe 4 bit i, tranzitia 111  →   000 aautomatului nu reprezinta numarare ci ıncarcare. Drept urmare, din (0)111 automatulva face o ıncarcare dubla, starea tinta fiind determinata de valoarea parametrului  b.Stabilirea starii ıncarcate se face similar ca si ın cazul bistabilelor, identificand bitiicomuni si parametrul care duce bitii diferiti ın 1.

Pentru implementare se conecteaza  Cl   la 1 si se minimizeaza functiile Ld,  P   · T ,  D,C ,  B   si A. Din diagramele Karnaugh corespunzatoare se obtin identitatile:

Ld =  QC  + aQa + aQBQA

P   · T   = QA

QB + b + QC QA

D = 0

C  = A  =  QAQBb

B =  QB

Circuitul este ilustrat ın figura 4.3, iar cronograma corespunzatoare se completeazacu evolutia semnalelor  QC ,   QB   si  QA   tinand cont de valoarea parametrilor  a   si  b   lafiecare tranzitie. Se observa ca din 000 circuitul trece neonditionat ın 001, apoi ın010. La tranzitia urmatoare valoarea parametrului b=1 forteaza trecerea circuitului ın

011. Starile urmatoare parcurse de circuit pot fi determinate ın mod similar, rezultandcronograma completa din figura 4.4.

Problema 2.   Sa se genereze secventa din figura 4.5 cu numarator 74163 si portilogice:

71

Page 73: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 73/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

D

C

B

ACK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

CK 

1

QC   QB   QAa b

Figura 4.3

B

A

C

Figura 4.4

Figura 4.5

Rezolvare:  Scopul urmarit la rezolvarea acestei probleme este similar ca si ın cazulgeneratoarelor de semnale cu bistabile, anume sa se identifice periodicitatea secventeisi sa se completeze starile. Deoarece numaratorul 74163 functioneaza pe 4 biti, implicitsunt 16 stari distincte disponibile. Dintre acestea se aleg starile care permit evolutia

72

Page 74: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 74/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

automatului cu un numar maxim de numarari. Pentru a avea un numar maxim denumarari, se asociaza secventa generata cu semnalul de iesire al numaratorului cu careaceasta seamana cel mai mult. Modul de alocare a starilor nu este unic, fiind posibilesolutii multiple.  In exemplul de rezolvare secventa generata este asociata cu semnalulQC . Dupa ce se obtine diagrama de tranzitii (figura 4.6), problema se transformaıntr-o simpla implementare de automat secvential, rezolvata cu ajutorul tabelului deproiectare 4.1.

Figura 4.6

Tabelul de adevar al automatului este:

QD   QC   QB   QA   Ld P T D C B A0 0 0 0 1 1 X X X X0 0 0 1 0 X 0 1 1 00 0 1 0 X X X X X X0 0 1 1 X X X X X X0 1 0 0 X X X X X X0 1 0 1 X X X X X X0 1 1 0 1 1 X X X X0 1 1 1 1 1 X X X X1 0 0 0 0 X 1 1 0 1

1 0 0 1 X X X X X X1 0 1 0 X X X X X X1 0 1 1 X X X X X X1 1 0 0 X X X X X X1 1 0 1 1 1 X X X X1 1 1 0 1 1 X X X X1 1 1 1 1 1 X X X X

Tabelul 4.3

Dupa minimizarea functiilor  Ld, P  ·T , D,C , B   si A  se obtin identitatile D  =  A  =  QD,C  = 1, B  =  QD, P  ·T  = 1 si Ld  =  QC  + QDQA. Implementarea corespunzatoare estedata ın figura 4.7.

Problema 3.   Sa se implementeze secventele urmatoare cu numarator 74163 si MUX2:1.

Rezolvare:  Implementarea automatului care genereaza secventele cerute este similara

73

Page 75: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 75/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Figura 4.7

CK 

Figura 4.8

ca si ın cazul problemei precedente. La alegerea starilor se va tine cont de constrangereade a avea cat mai multe numarari, fara a avea stari identice. O posibila completare asecventelor este data ın urmatoarea figura:

C

B

A

D

CK 

Figura 4.9

Diagrama de tranzitii cu operatiile realizate la fiecare stare rezulta:

Tinand cont de tabelul de proiectare specific numaratorului 74163 se completeazatabelul de adevar al automatului.

Implementarea corespunzatoare cu numarator si MUX2:1 este data ın figura 4.11.

74

Page 76: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 76/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

 Nr I  Nr Nr 

 Nr  Nr  I 

 I 

 Nr 

Figura 4.10

QD   QC   QB   QA   Ld P T D C B A0 0 0 0 X X X X X X0 0 0 1 1 1 X X X X0 0 1 0 1 1 X X X X0 0 1 1 0 X 0 1 0 10 1 0 0 X X X X X X0 1 0 1 1 1 X X X X0 1 1 0 0 X 1 0 1 00 1 1 1 X X X X X X

1 0 0 0 X X X X X X1 0 0 1 X X X X X X1 0 1 0 1 1 X X X X1 0 1 1 1 1 X X X X1 1 0 0 1 1 X X X X1 1 0 1 0 X X X X X1 1 1 0 X X 0 0 0 11 1 1 1 X X X X X X

Tabelul 4.4

0

1

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

0

1

0

1

CK 

1

QC

QC

1

QC

QB

QC

QA

Figura 4.11

75

Page 77: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 77/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

4.2 Divizoare de frecventa cu numaratoare integrate

Problema 4.   Sa se extinda capacitatea de numararare a unui numarator 74163 la 8biti.

Rezolvare:   Pentru a extinde capacitatea de numarare de la 4 la 8 bit i este nevoiede doua numaratoare identice. Unul dintre acestea,   Low, este lasat sa numere cu

frecventa tactului. Cand numaratorul  Low  ısi termina ciclul de numarare (ajungandın starea 1111), semnalul de la iesirea  Cy   (Carry=Transport) va lua valoarea 1 pen-tru o perioada de tact. Acest semnal poate fi utilizat pentru inhibarea incrementariicontinutului la numaratorul High pe durata ciclului  Low. Astfel, numaratorul  High

ısi va incrementa continutul numai cand numaratorul   Low  ısi termina ciclul si acti-veaza semnalul Cy . Principial, functionarea circuitului este similara cu a secundaruluisi cea a minutarului la un ceas digital. Pentru a obtine schema numaratorului extinsse considera tabelul de adevar 4.5.

Cl Ld P   · T    actiune0 X X reset (0000)

1 0 X ıncarca1 1 0 mentine1 1 1 numara

Tabelul 4.5

Liniile de interes din acest tabel sunt ultimeledoua deoarece ne spun ca semnalelele   Cl   =1 si   Ld   = 1 nu influenteaza numararea sau

mentinerea starii, dar   P   · T   poate fi utilizat cusucces la inhibarea sau activarea incrementarii.Este suficient ca unul din semnalele  P   sau   T   safie 0, numaratorul ısi va pastra starea. Acest faptsugereaza o legatura directa ıntre semnalul  C y   siunul dintre P   si T . Schema numaratorului extinsrezulta ca ın figura 4.12.

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

CK  1 1

L   H

Figura 4.12

Problema 5.   Sa se implementeze un divizor de frecventa cu raport de divizare 9utilizand un numarator 74163. Se cere reluarea ciclului cu a jutorul semnalului   Cl ,activ pe 0 logic.

Rezolvare:  Divizoarele de frecventa sunt circuite speciale la care informatia de intrare

este considerata ın general frecventa semnalului de tact, iar informatia de iesire estefrecventa unui semnal generat.   Impartind frecventa de intrare la frecventa de iesirese obtine raportul de divizare. Ca si observatie, factorul de umplere a semnalului deiesire nu neaparat este egal cu 0,5. Este important faptul ca numarul de stari distincteprin care trece circuitul trebuie sa fie egal cu raportul de divizare.

76

Page 78: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 78/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

In cazul concret, cand raportul de divizare este 9, circuitul va trece prin 9 staridistincte. Deoarece se impune utilizarea semnalului   Cl   pentru reluarea ciclului denumarare, una dintre stari trebuie sa fie 0000.   In acest caz, este logic sa se aleagastarile 0(0000)-8(1000) pentru a defini ciclul complet. Pentru ca dupa starea 1000numaratorul sa-si reınceapa ciclul de numarare, se detecteaza aceasta stare si se gene-reaza un 0 logic aplicat pe intrarea  C l  care forteaza iesirile ın 0000.

Detectia starii finale a ciclului se face cu un circuit combinational simplu, adeseaimplementat cu porti SI. Daca singura stare cu  QD=1 este 1000, atunci este suficientsa se detecteze acest 1 si printr-un inversor sa se comande direct intrarea  C l. Schemadivizorului si variatia ın timp a semnalelor  C K ,  C l,  QD   si  QC   sunt:

Figura 4.13

D

C

CK 

Figura 4.14

Semnalele care pot fi considerate ca si semnale de iesire sunt numai QD  si QC , deoarececelelalte iesiri variaza din 0 ın 1 si invers de mai multe ori pe durata celor 9 perioade

de tact considerate. Astfel, frecventa lor va fi diferita de f CK /9.

Problema 6.   Sa se implementeze divizorul de frecventa de la problema 6 utilizandpinul de ıncarcare Ld  al numaratorului 74163.

Rezolvare:   Datorita cerintei de a utiliza ıncarcarea (Ld) ca si operatie de reluare aciclului, aceasta problema are solutii multiple. Singura constrangere este ca raportulde divizare sa fie egal cu numarul starilor distincte prin care trece circuitul. Starile sealeg ın mod convenabil, astfel ıncat semnalul ales ca si iesire sa aiba frecventa f CK /9.

Pentru a putea generaliza rezolvarea, se va impune ca pentru ıncarcare sa se folo-seasca semnalul C y ıntors printr-un inversor la intrarea  Ld. Astfel, ciclul de numarareva contine obligatoriu starea 1111 (15). Pentru a avea un raport de divizare cu 9, la

actionarea semnalului de ıncarcare intrarile DCBA  trebuie sa fie 0111 (7). Deaseme-nea, daca de exemplu raportul de divizare ar fi fost 5, s-ar fi ıncarcat starea 1011 (11).Ca si regula generala, daca se doreste un raport de divizare  N , atunci se va ıncarcastarea 16 − N . Implementarea divizorului cu numarator 74163 si variatia ın timp asemnalelor rezulta:

77

Page 79: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 79/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Figura 4.15

D

C

CK 

Figura 4.16

Problema 7.   Sa se implementeze un divizor de frecventa cu raport de divizare 40utilizand numaratoare 74163.

Rezolvare:  Rezolvarea acestei probleme implica ıntr-un prim pas examinarea rapor-

tului de divizare. Deoarece acesta este mai mare decat 16, este nevoie de extindereacapacitatii de numarare (40 de stari) la 8 biti (2 numaratoare). Modul de conectaresi ciclul parcurs de fiecare numarator depinde de raportul de divizare.   In functie devaloarea acestuia exista 2 alternative de rezolvare. Daca raportul de divizare poate fiscris ca si un produs de doua rapoarte partiale, fiecare ıntre 1 si 16, atunci divizorul seimplementeaza simplu prin cascadarea a doua divizoare carora li se asociaza cate unraport partial din produs. De exemplu, ın cazul de fata raportul 40 poate fi descompusca si 8 · 5 sau 10 · 4. Cele doua divizoare independente se implementeaza similar casi la Problema 3, detectand starea 1111 si ıncarcand valoarea 16 − N   ın numarator.Exemplul de implementare corespunzator descompunerii 10 ·4 este data ın figura 4.17.

D

CB

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

D

CB

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

CK 

CK 

Figura 4.17

O alta varianta de implementare se realizeaza extinzand pentru ınceput capacitatea denumarare ca si la Problema 1, identificand semnalul  C y  corespunzator numaratoruluiextins si ıncarcand valorile necesare prin activarea semnalelor  Ld  ale numaratoarelorcomponente. Constrangerea ca numarul starilor parcurse sa fie egal cu raportul dedivizare este valabila si de aceasta data.

78

Page 80: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 80/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Pentru indetificarea semnalului   Cy   al numaratorului extins se considera starea nu-maratorului pentru care  Cy  trebuie sa fie activ. Bitul de transport al numaratoruluiextins se activeaza numai la starea 111...1 (cati biti are numaratorul extins). Aceastaconditie este echivalenta cu a spune ca semnalale  Cy  ale fiecarui numarator ın partetrebuie sa fie activat. Concordanta dintre semnalele C y  ale numaratoarelor pe 4 biti siale numaratorului extins se realizeaza cu o poarta SI (Cy =  C y1 ·Cy2 · . . . ). Semnalulde transport se foloseste pentru a activa simultan intrarile   Ld   ale numaratoarelor

componente. Starile ıncarcate ın fiecare numarator pe 4 biti se determina calculandvaloarea ıncarcata ın numaratorul extins. La modul general, daca numaratorul extinsare n  bit i si raportul de divizare cerut este  N , atunci valoarea ıncarcata este 2n −N .

In cazul concret, pentru N  = 40, numaratorul se extinde la 8 biti, iar valoarea ıncarcataeste 28 − 40 = 216. Scriind 216 ın baza 2 rezulta (1101 1000). Astfel, ın numaratorulHigh  se va ıncarca 1101 (13), iar ın numaratorul   Low   1000 (8). Numarand starileparcurse de circuit se obtine 8+2x16=40, identic cu raportul de divizare impus. Sem-nalul de iesire cu frecventa f CK /40 este cel mai adesea  Cy  al numaratorului de rangmaxim. Schema circuitului este:

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy  CK 

Figura 4.18

Problema 8.   Sa se implementeze un divizor de frecventa cu raport de divizare 19utilizand numaratoare 74163. Se cere o alternativa de rezolvare la metodele generali-zate.

Rezolvare:   Singura constrangere la rezolvarea problemei este egalitatea raportuluide divizare cu numarul starilor distincte, parcurse de circuit. Astfel, sunt posibilemai multe solutii care difera numai prin starile alese, dar primul pas este ın totdea-una extinderea capacitatii de numarare. Raportul de divizare 19 implica extindereacapacitatii de numarare la 8 biti.

Un exemplu de rezolvare este acela ın care semnalul de iesire se alege  QA   al numa-

ratorului   High. Acest semnal variaza la fiecare 16 perioade de tact, astfel ıncat laciclul complet raportul de divizare natural este  f CK /32. Pentru a obtine raportul dedivizare egal cu 19 se aleg un numar convenabil de perioade cu 0 si cu 1 ale semnaluluiQA−High  ın jurul tranzit iei 0  →  1. Concret, se pot alege 9 de 0 ınainte de tranzitiesi 10 de 1 dupa tranzitie, obtinandu-se astfel ciclul de numarare ıntre XXX0 0111 si

79

Page 81: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 81/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

XXX1 1001. Numarul starilor parcurse se verifica completand sectiunea relevanta dintabelul de adevar. Reluarea ciclului de numarare se face cu ajutorul semnalului  Ld,activat simultan prin detectia starii XXX1 1001. Schema circuitului rezulta:

D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

CK 1

1

1

1

0   D

C

B

A

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

1

0

0

0

0Low High

7 0

f CK /19

Figura 4.19

Problema 9.   Sa se implementeze un divizor de frecventa cu raport de divizare 58,utilizand numaratoare 74163.

Rezolvare:  Raportul de divizare 58 poate fi descompus ın produs de termeni numaica si 29 · 2. Deoarece raportul partial 29 este mai mare decat 16, divizorul nu poate fiimplementat prin simpla cascadare.  In acest caz se aplica metoda generalizata la carecu ajutorul semnalului Cy  se ıncarca valoarea 28−58 = 198 (1100 0110) ın numaratorulextins. Numarul de stari parcurse de circuit este 10+3x16=58, iar schema este ca ınfigura 4.20.

D

C

BA

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy

D

C

BA

CK 

P

QD

T

Cl

Ld 

QC

QB

QA

Cy  CK 

Figura 4.20

Problema 10.   Sa se implementeze un divizor de frecventa cu raport de divizare 787,utilizand numaratoare 74163.

Rezolvare:  Se extinde capacitatea de numarare la 12 biti (212 = 4096 acopera 787 destari) si se ıncarca numaratoarele cu 212 − 787 = 3309 (1100 1110 1101). Semnalul Ld

80

Page 82: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 82/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

se obtine trecand cele trei iesiri  C y  printr-o poarta SI-NU. Schema circuitului rezultaca ın figura 4.21. Numarul de stari parcurse se obtine ca si 16x16x3+16+3=787.

D

C

B

A

CK P

QD

T

Cl

Ld 

QC

QB

QA

Cy

CK 1

1

0

1

1   D

C

B

A

CK P

QD

T

Cl

Ld 

QC

QB

QA

Cy

1

0

1

1

1

1 (Low) 2

13 14

D

C

B

A

CK P

QD

T

Cl

Ld 

QC

QB

QA

Cy

1

0

0

1

1

3 (High)

12

f CK /787

Figura 4.21

Problema 11.   Sa se implementeze un divizor de frecventa cu raportul de divizare12 folosind un numarator 74193. Reinitializarea ciclului de numarare se va face cu

semnalul B w.

Rezolvare:   Circuitul 74193 este un numarator bidirectional cu ıncarcare paralelaasincrona. Operatiile numaratorului sunt descrise ın tabelul 4.6.

Cl Ld C u  C d   actiune1 X 0 0 Reset (0000)0 0 X X ıncarca asincron  DCBA0 1 1 numara ınainte0 1 1 numara ınapoi

Tabelul 4.6

Din tabelul de adevar rezulta ca sensul numararii este determinat de intrarile C u (eng.count up) si  C d   (eng.   count down ) folosite pentru a aplica semnalul de tact. Intrareaneutilizata actioneaza ca si un semnal de validare, fiind conectata la 1 logic pentru apermite numararea si la 0 logic pentru a mentine starea actuala. Semnalul   Ld   esteactiv pe 0, determinand ıncarcarea sincrona a valorii conectate la intrarile paraleleDCBA.   In aplicatiile propuse semnalul  C l  nu va fi folosit, conectandu-se la 0 logic.

In afara de iesirile  QD,  QC ,  QB   si  QA, numaratorul mai are doua iesiri care servescla extinderea capacitatii de numarare prin cascadare. Iesirea  Cy, activa pe 0, indicastarea 1111 a circuitului, avand aceeasi semnificatie ca si la numaratorul 74163. IesireaBw  genereaza un semnal de transport la numararea ın sens invers. Acesta semnaleazastarea 0000 a numaratorului.

Pentru a implementa divizorul de frecventa cu raportul de divizare 12 specificat ınenuntul problemei, numaratorul este lasat sa numere ın sens invers pana cand sedetecteaza starea 0000 cu ajutorul semnalului   Bw. Acesta va activa intrarea   Ld,determinand reinitializarea ciclului de numarare. Pentru a determina starea ıncarcatase considera evolutia semnalelor din figura 4.22.

81

Page 83: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 83/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

D

B

A

C

Figura 4.22

Circuitul porneste numararea ın sens invers din starea 12 (1100), parcurgand toate

starile pana la 1 (0001). Urmatorul front de tact determina trecerea ın 0000 si implicitactivarea semnalului   Bw   (activ pe 0 la 74193). Daca acesta activeaza la randul luiintrarea  Ld, circuitul nu asteapta urmatorul front de tact ci ıncarca asincron starea1100 necesara pentru reinitializare. Se observa ca starile 0000 si 1100 sunt parcurseıntr-o singura perioada de tact, astfel ıncat ciclul complet corespunde unui numar de12 tranzitii sincrone. Semnalul de la iesirea  QD  va trece prin 5 valori de 1 logic si 7de 0 pe durata ciclului complet de numarare. Frecventa acestuia este divizata cu 12fata de cea a semnalului de tact, factorul de umplere fiind egal cu 5/12. Deasemenea,frecventa semnalului   Bw   este   f CK /12, dar factorul de umplere va fi mai mic decat1/12 datorita reinitializarii asincrone. Astfel, divizorul de frecventa cu raportul dedivizare 12 poate fi implementat ca ın figura 4.23.

Figura 4.23

Generalizand principiul de implementare, orice raport de divizare N  poate fi implemen-tat lasand circuitul sa numere ın sens invers si folosind semnalul Bw pentru ıncarcarea

asincrona a numarului N   la intrarile paralele DCBA.

Problema 12.   Sa se implementeze un divizor de frecventa cu raportul de divizare78 folosind numaratoare 74193. Reinitializarea ciclului de numarare se va face cusemnalul Bw.

82

Page 84: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 84/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Rezolvare:   Circuitul 74193 este un numarator pe 4 biti, astfel ıncat raportul ma-xim de divizare care poate fi implementat cu un singur numarator este 15 (15 staridatorita initializarii asincrone).   In mod similar ca si la divizoarele de frecventa cunumaratoare 74163, implementarea unor rapoarte de divizare mai mari decat 15 nece-sita fie descompunerea raportului ıntr-un produs de rapoarte partiale mai mici decat15, fie implementarea directa cu un numarator de capacitate extinsa.

Extinderea capacitatii de numarare se face aplicand semnalul de tact ambelor numara-toare si validand incrementarea sau decrementarea numaratorului High numai atuncicand   Low   si-a terminat ciclul de numarare. Daca numararea se face ın sens invers,semnalul de validare va fi  BwLow   care se conecteaza printr-un inversor la intrarea detact C u−High. Schema circuitului este data ın figura 4.24.

Cu

D

C

B

A

Cd 

Cu

D

C

B

A

Cd 

Figura 4.24

Semnalul   Bw   al numaratorului extins la 8 biti se va activa numai atunci cand am-bele numaratoare au ajuns ın starea 0000, echivalent cu a spune ca ambele semnale,BwHigh   si  BwLow, sunt active simultan. Deoarece la 74193  Bw  este activ pe 0,  Bwal numaratorului extins va fi 0 numai daca ambele semnale partiale de transport vorfi 0. Astfel, se poate scrie relatia B w=BwLow+BwHigh.

Pentru a implementa divizorul de frecventa cu raportul de divizare 78, semnalul  Bwal numaratorului extins se foloseste pentru a reinitializa ciclul de numarare ın sensinvers de la (78)2=01001110. Schema circuitului este ilustrata ın figura 4.25.

Cu

D

C

B

A

Cd 

Cu

D

C

B

A

Cd 

Figura 4.25

83

Page 85: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 85/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Problema 13.   Sa se implementeze un divizor de frecventa cu raportul de divizare 7folosind numaratoare 74192. Reinitializarea ciclului de numarare se va face cu  Bw.

Rezolvare:   Circuitul 74192 este un numarator bidirectional decadic pe 4 biti siıncarcare asincrona. Functionarea circuitului este identica cu cea a numaratorului74193, dar starile parcurse sunt limitate la gama 0(0000)-9(1001). Daca raportul dedivizare impus de problema este mai mic sau egal cu 8, atunci implementarea divi-

zorului este identica cu cea care foloseste 74193. Numaratorul numara ın sens inverssi este reinitializat asincron cu raportul de divizare. Schema divizorului cu raport dedivizare 7 este ilustrat ın figura 4.26.

Figura 4.26

Problema 14.   Sa se implementeze un divizorde frecventa cu raportul de divizare 78 folosindnumaratoare 74192. Reinitializarea ciclului denumarare se va face cu semnalul  B w.

Rezolvare:   Raportul de divizare fiind mai maredecat 8, primul pas la implementare este extinde-rea capacitatii de numarare. Aceasta extindere seface la fel ca ın problema 12, cu particularitatea ca

fiecare numarator va trece prin starile 0-9. Astfel,numaratorul cel mai putin semnificativ va numaraunitatile, iar numaratorul  High  va numara zecile.

Pentru implementarea divizorului de frecventa cu raportul 78, la terminarea cicluluinumaratorul se initializeaza tot cu starea 78, dar datorita ciclului decadic conversiasimpla ın baza 2 nu mai functioneaza. Raportul de divizare se va scrie ın baza doitinand cont de fiecare cifra si de exponentul asociat (puterile lui 10). Concret, 78 sescrie ca 7·101 +8 ·100. Astfel, numaratorul Low va fi reinitializat cu 8, iar numaratorulHigh  cu 7. Schema divizorului este data ın figura 4.27.

Cu

D

C

B

A

Cd 

Cu

D

C

B

A

Cd 

Figura 4.27

84

Page 86: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 86/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

4.3 Analiza circuitelor cu numaratoare

Problema 15.   Sa se analizeze functionarea numaratorului din figura 4.28.

D

C

B

A

Figura 4.28

Rezolvare:   Din inspectia circuitului se pot scrie expresiile semnalelor aplicate laintrarile numaratorului, astfel:

Ld =  QC   · a · QB   ;   P   = T   = QA · a · QB

D = 0 ;   C  = A  =  QB · QC    ;   B =  QB

Pe baza acestor expresii se poate completa tabelul 4.7 corespunz ator numaratoruluisi astfel se determina actiuniile aferente fiecarei stari. Pornind de la actiunile notatepentru fiecare stare din tabel, este usor de construit diagrama de stari din figura 4.29.

QC QBQA   Ld P T C B A   actiune0 0 0 1 1 1 1 1 numara0 0 1 1  a   1 1 1 mentine+numara(cu a=1)0 1 0   a  1 1 0 1 ıncarca+numara(cu  a=1)0 1 1   a  0 1 0 1 ıncarca+mentine(cu a=1)1 0 0 0 1 1 1 1 ıncarca1 0 1 0  a   1 1 1 ıncarca

1 1 0 0 1 1 0 1 ıncarca1 1 1 0 0 0 0 0 ıncarca

Tabelul 4.7

85

Page 87: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 87/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

Figura 4.29

CK 

D

C

B

A

A

D

B

A

A

B

D

C

B

A

A

B

Figura 4.30

Problema 16.   Analizati functionarea circuitului din figura 4.30, completati tabelulde adevar si construiti diagrama de tranzitii.

Rezolvare:   Din schema circuitului se observa ca   D=QA,   C =QD  + QB,   B=QA   siA=QAQB. Semnalul   Ld   rezulta din implementarea cu MUX4:1. Corespondentadintre stari si semnalele de comanda este data ın tabelul de adevar 4.8. Diagramacorespunzatoare de tranzitii poate fi construita ca ın figura 4.31.

QDQC QBQA   Ld P T D C B A0 0 0 0 0 1 0 0 1 00 0 0 1 0 1 1 0 0 00 0 1 0 1 1 0 1 1 00 0 1 1 1 1 1 1 0 10 1 0 0 1 1 0 0 1 00 1 0 1 0 1 1 0 0 00 1 1 0 1 1 0 1 1 00 1 1 1 0 1 1 1 0 11 0 0 0 1 1 0 1 1 01 0 0 1 1 1 1 1 0 01 0 1 0 1 1 0 1 1 01 0 1 1 1 1 1 1 0 11 1 0 0 0 1 0 1 1 01 1 0 1 1 1 1 1 0 01 1 1 0 1 1 0 1 1 01 1 1 1 1 1 1 1 0 1

Tabelul 4.8

Problema 17.   Analizati functionarea divizorului de frecventa din figura 4.32, speci-ficati starile prin care trece circuitul si determinati raportul de divizare.

Rezolvare:   Semnalul de comanda   Cl   al numaratorului 74163 se deduce conformurmatoarei ecuatii:

Cl  =  QDQBQA + QC DeM 

=   QD + QB + QA + QC DeM 

=   QDQC QBQA

Preupunand ca numaratorul 74163 porneste din starea 0 (0000), acesta va parcurge

86

Page 88: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 88/138

4 CIRCUITE CU NUMARATOARE INTEGRATE

 I Nr  Nr Nr 

 Nr  I 

 Nr 

 I 

 Nr 

 Nr 

 Nr 

 Nr  I    Nr 

 I 

 Nr 

Figura 4.31

Figura 4.32

toate starile pana la 11 (1011). Conform ecuatiei, la aceasta stare se activeaza semnalulCl   care la primul front al semnalului e tact reinit ializeaza numaratorul ın starea 0.Circuitul parcurge ciclic prin numarare un total de 12 stari, rezultand un divizor defrecventa cu raportul de divizare egal cu 12.

87

Page 89: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 89/138

5 AUTOMATE DE STARE ASINCRONE

5 Automate de stare asincrone

Problema 1.   Sa se analizeze functionarea circuitului din figura. Ce functie ındepli-neste circuitul? Se vor considera bistabilele active pe frontul ascendent al semnaluluide tact.

0

0   0

0   1

1 1

1   2

2   2

2

Figura 5.1

Rezolvare:  Pentru a putea urmari functionarea circuitului se construieste diagramade variatie ın timp a semnalelor. Bistabilul 0, avand intrarile  J   si  K   conectate la 1logic, va trece ın starea opusa la fiecare front ascendent al semnalului de tact. Iesireaacestui bistabil, Q0, constituie semnal de tact pentru bistabilul 1 (marcat cu saget i pegrafic). Astfel, bistabilul 1 ısi va schimba starea la fiecare front ascendent al semnalului

Q0. Similar se poate deduce si functionarea bistabilului 2. Tranzitiile celor trei iesirisunt ilustrate ın urmatoarea figura:

0

1

2

Figura 5.2

Se observa ca semnalul  Q2   variaza cel mai rar, fiind astfel considerat cel mai semni-ficativ bit al starilor parcurse de automatul secvential. Daca se citesc pe rand starileQ2Q1Q0, se vede ca circuitul ındeplineste functia de numarator ın sens invers.

Problema 2.   Sa se analizeze functionarea circuitului din figura 5.3. Ce functie ınde-plineste circuitul? Se vor considera bistabilele active pe frontul ascendent al semnaluluide tact.

Rezolvare:   In mod similar ca si la problema 1, analiza functionarii circuitului se face

cu ajutorul diagramei de variatie ın timp a semnalelor. Diferenta consta ın faptul casemnalele Q0   si  Q1  vor fi semnalele de tact pentru bistabilele 1 si 2. Acest lucru esteechivalent cu a spune ca bistabile (cu exceptia bistabilului 0) ısi vor schimba starilesincron cu fronturile descendente ale semnalelor  Q0   si  Q1. Completand diagrama detranzitii rezulta:

88

Page 90: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 90/138

5 AUTOMATE DE STARE ASINCRONE

0

0   0

0   1

1   1

1   2

2   2

2

Figura 5.3

0

1

2

Figura 5.4

Citind starile   Q2Q1Q0   se observa ca automatul functioneaza ca si un numaratorınainte. Observatiile asupra functionarii circuitelor de la problemele 1 si 2 pot conducela generalizarea structurii de numarator asincron si extinderea capacitatii de numararela un numar arbitrar de   n   biti. Pentru a obtine un numarator asincron de lungimearbitrara cu bistabile JK, este suficienta conectarea ın cascada a unor bistabile cuintrarile   J   si   K   legate la 1 logic si intrarea de tact la iesirea directa sau negata abistabilului precedent. Schema numaratorului de n  biti si functionarea pentru diferiteconfiguratii de conexiuni sunt urmatoarele date ın figurile 5.5 si 5.6.

J0

K 0

CK 

Q0

Q0

CK 

Jn-2

K n-2

CK 

Qn-2

Qn-2

CK 

1 1   1

Jn-1

K n-1

CK 

Qn-1

Qn-1

1

J1

K 1   Q1

Q1

Figura 5.5

Figura 5.6

Problema 3.   Sa se analizeze functionarea circuitului din figura 5.7. Ce functie ınde-plineste circuitul? Se vor considera bistabilele active pe frontul ascendent al semnalului

89

Page 91: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 91/138

5 AUTOMATE DE STARE ASINCRONE

de tact.

0 0

0

1 1

1

2 2

2

Figura 5.7

Rezolvare:   Datorita faptului ca intrarile D ale bistabilelor sunt conectate la iesirileQ, bistabilele ısi vor schimba starile la fiecare front ascendent al semnalului de tact.Utilizand acelasi rationament ca si la problema 1 se obtine aceeasi diagrama de variatieın timp a semnalelor, iar circuitul va ındeplini functia de numarator ın sens invers.Daca semnalele de tact ale bistabilelor 1 si 2 s-ar fi luat de la iesirile negate, atuncicircuitul ar fi functionat ca si un numarator ınapoi (problema 2). Se observa cabistabilele D cu intrarile   D   conectate la propriile iesiri negate functioneaza ın modidentic ca si bistabilele JK cu ambele intrari de comanda conectate la 1 logic. Astfel,ramane valabila si generalizarea pentru numaratorul de n  biti. Schema circuitului estedata ın figura 5.8, iar tabelul de functionare este acelasi ca si ın cazul numaratorului

asincron cu bistabile JK.

CK 

D0   Q0

Q0   CK    CK 

Dn-2 Qn-2

Qn-2CK 

CK 

Dn-1  Qn-1

Qn-1

D1   Q1

Q1

Figura 5.8

Problema 4.   Sa se analizeze functionarea circuitului din figura. Care este raportuldintre frecventa tactului si frecventa semnalului de la iesirea   Q0? Se vor considerabistabilele JK active pe frontul descendent al semnalului de tact.

Figura 5.9

Rezolvare:  Cu ajutorul tabelului de analiza al bistabilelor JK se poate obtine evolutiaın timp a semnalelor   Q0   si   Q1. Daca se presupune ca circuitul porneste din stareaQ0Q1  = 00, atunci rezulta urmatoarele cronograme:

Din cronograme se observa ca semnalele sunt periodice, starile repetandu-se dupa 3

perioade de tact. Din acest motiv, perioada semnalului Q0  va fi 3T CK , frecventa fiindimplicit f CK /3. Circuitul este un divizor de frecventa cu raport de divizare egal cu 3.

Problema 5.   Sa se analizeze functionarea circuitului din figura. Care este raportuldintre frecventa tactului si frecventa semnalului de la iesirea   Q1? Se vor considera

90

Page 92: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 92/138

5 AUTOMATE DE STARE ASINCRONE

0

1

CK 

Figura 5.10

bistabilele JK active pe frontul descendent al semnalului de tact.

0

0   0

0   2

2 2

21

1   1

1

CK 

Figura 5.11

Rezolvare:   In mod similar ca si la problema 4, se construiesc cronogramele semnale-lor. Diferenta fata de divizorul cu 3 este aceea ca iesirea negata Q0  reprezinta semnalde tact pentru bistabilul 1. Astfel,  Q1   ısi va schimba starea pe frontul ascendent alsemnalului Q0. Rezulta:

Figura 5.12

Se observa ca starile se repeta cu periodicitate 5T CK . Implicit, frecventa va fi  f CK /5,iar circuitul este un divizor de frecventa cu 5.

Rezolvarea acestei probleme duce la generalizarea divizorului asincron de frecvent a cu

raport de divizare 2N+1. Pentru implementarea acestui divizor se considera bistabilele0 si  n-1   sincrone si ıntre acestea se intercaleaza un divizor de frecventa cu raport dedivizare N . Iesirea negata Q0  se va considera ıntotdeauna ca si semnal de tact pentrudivizorul cu N , iar iesirea lantului de divizare va fi iesirea din divizorul cu  N . Schemadivizorului generalizat este data ın urmatoarea figura:

91

Page 93: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 93/138

5 AUTOMATE DE STARE ASINCRONE

0

0   0

0   n-1

n- 1 n- 1

n-1

CK 

Figura 5.13

Problema 6.   Sa se construiasca un divizor de frecventa asincron cu raport de divizareegal cu 7.

Rezolvare:   Pentru a obtine un raport de divizare   2N+1   egal cu 7, este necesar caN =3. Divizorul cu 3 se implemeteaza ca si la problema 4. Schema divizorului cu 7rezulta:

J0

K 0

CK 

Q0

Q0   J3

K 3

CK 

Q3

Q3

CK 

1 1

J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2

1 1

f CK /7

Figura 5.14

Functionarea circuitului poate fi analizata cu ajutorul cronogramelor din figura 5.15.Se observa ca starile se repeta cu priodicitate 7T CK , iar frecventa semnalului  Q1  estef CK /7.

0

1

2

3

CK 

Figura 5.15

Problema 7.   Sa se construiasca un divizor de frecventa asincron cu raport de divizareegal cu 9.

Rezolvare:   Pentru a obtine un raport de divizare   2N+1   egal cu 9, este necesar ca

92

Page 94: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 94/138

5 AUTOMATE DE STARE ASINCRONE

N =4. Divizorul cu 4 se implemeteaza conectand doua divizoare cu 2 ın cascada. Undivizor cu 2 este un bistabil la care intrarile J   si  K  sunt ambele conectate la 1 logic.Iesirea   Q   a unui bistabil va servi drept semnal de tact pentru urmatorul bistabil.Schema circuitului este data ın figura 5.16.

CK 

J0

K 0

CK 

Q0

Q0   J3

K 3

CK 

Q3

Q3

1 1

J1

K 1

CK 

Q1

Q1   J2

K 2

CK 

Q2

Q2

1 1

f CK /9

11

Figura 5.16

Pentru a construi cronogramele, se va t ine cont de faptul ca bistabilele sunt active pefrontul descendent al tactului. Acest fapt este echivalent cu a spune c a, daca semnalulde tact este cules de pe iesirea negata a bistabilului precedent, atunci tranzitiile vor fisincronizate cu frontul ascendent al iesirii precedente (sagetile din figura pentru  Q1).Rezulta:

0

1

2

3

CK 

Figura 5.17

93

Page 95: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 95/138

6 APLICATII CU MEMORII

6 Aplicatii cu memorii

6.1 Extinderea capacitatii de memorare

Problema 1.   Sa se extinda capacitatea de memorare de la 4x4 la 8x4 (extindereanumarului de linii).

Rezolvare:  Celula de baza este o memorie ROM 4x4 cu 2 adrese de intrare (deoarece4=22) si 4 iesiri. Intrarile se noteaza ın ordinea semnificatiei cu  A1   si  A0, iar iesirilecu O3,  O2,  O1   si  O0.

Cerinta din aceasta problema este realizarea unei memorii de capacitate totala 8x4,folosind celule de baza 4x4. Se observa ca memoria extinsa are 3 adrese (deoarece8=23) si tot 4 iesiri ca si celula de baza. De aici tragem concluzi ca trebuie sa extindemliniile de adresa cu una (o numim  A2), iar iesirile raman nemodificate. Pentru aceastavom folosi 2 celule de baza, deoarece adresa aditionala acceseaza pentru A2=0 una dincelulele de baza, iar pentru  A2=1 cealalta celula.

Adresa A2   este conectata la celula de baza care furnizeaza adresele mai putin semni-ficative printr-un inversor.   In schimb, adresa   A2   se leaga simplu la celula care esteresponsabila de adresele mai semnificative. Considerand ca celula de baza are pelanga adrese si iesiri un pin de validare   Chip-Select   (de exemplu, daca  CS =0 celulaeste inactiva, iar daca  CS =1 celula functioneaza corect), putem sa conectam adresaA2   la aceste   CS -uri. Astfel, conectand   A2   prin inversor sau direct la   CS 0   (celulade baza care deserveste jumatatea mai putin semnificativa dintre adrese) sau la  CS 1(celula care raspunde de adresele mai semnificative) se poate obtine selectia aditionalaimpusa de extinderea numarului de adrese.  In final mai trebuie facute cateva precizari:

•   adresele  A0  ale celor doua celule de baza se leaga ımpreuna constituind adresaA0   a memoriei extinse;

•   adresele  A1  ale celor doua celule de baza se leaga ımpreuna constituind adresaA1   a memoriei extinse;

•   iesirile  O0  ale celor doua celule de baza se leaga ımpreuna constituind iesirea O0

a memoriei extinse;

•   ın mod similar se procedeaza cu O1,  O2   si O3.

Figura 6.1 ilustreaza modul de conectare a celor doua celule de baza.

Problema 2.   Sa se extinda capacitatea de memorare de la 32x4 la 128x4.

Rezolvare:  Celula de baza este o memorie ROM 32x4 cu 5 adrese de intrare (deoarece

25=32) si 4 iesiri. Intrarile se noteaza ın ordinea descrescatoare a semnificatiei de laA4   la  A0, iar iesirile cu  O3,  O2,  O1   si  O0.

Memoria extinsa va avea 7 linii de adresa (deoarece 27=128) si tot 4 iesiri ca si celulade baza. Astfel, este necesar sa extindem liniile de adresa cu doua (le numim A5  si A6),

94

Page 96: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 96/138

6 APLICATII CU MEMORII

CS1

CS0

A1

A00

1

ROM 4x4

0

1

2

3

0

1

2

ROM 8x40

3

O0

O3

O0

2

O1

O2

1O1

O2

O3

2

Figura 6.1

iar iesirile raman nemodificate. Pentru extindere vom folosi 4 celule de baza deoarececele doua adrese aditionale pot accesa 4 semnale de validare  C S .

Pentru a decodifica cele doua adrese   A6   si   A5   folosim un DCD2:4. Cele 4 iesiri aleDCD valideaza cele 4 celule de baza prin conectarea lor la terminalele  CS . Regulilede conectare sunt dupa cum urmeaza:

•   iesirea   O0   a DCD, corespunzatoare combinatiei   A6A5=00, se leaga la   CS 0   a

celulei de baza care reprezinta primul sfert de adrese ale memoriei extinse;

•   cu iesirile  O1,  O2   si  O3  ale DCD se procedeaza similar, conectandu-le la termi-nalele CS 1,  C S 2   si  C S 3;

•   adresele  A0  ale celor patru celule de baza se leaga ımpreuna constituind adresaA0  a memoriei extinse. La fel se procedeaza cu  A1,  A2,  A3   si  A4;

•   iesirile   O0   ale celor patru celule de baza se leaga ımpreuna constituind iesireaO0  a memoriei extinse. La fel se procedeaza cu  O1,  O2   si  O3.

O0

O1

A0

O2

O3

A1

GCS3

CS2

CS1

CS0

A4

A0

 A5

 A6

 A0

 A4

DCD 2:4

ROM 32x4

O0

O1

O2

O3

 A0

 A1

 A2

 A3

 A4

 A5

 A6

ROM 128x4

O0

O3

O0

O3

O0

O0

O0

Figura 6.2

Problema 3.   Sa se extinda capacitatea de memorare de la 256kx8 la 2Mx8. Pentru

extinderea numarului de adrese se vor folosi doar DCD 2:4.

Rezolvare:   Celula de baza este o memorie ROM 256kx8, adica are 18 adrese deintrare (256k=28 · 210=218) si 8 iesiri. Intrarile se noteaza ın ordinea descrescatoare asemnificatiei de la  A17   la A0, iar iesirile de la  O7   la  O0.

95

Page 97: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 97/138

6 APLICATII CU MEMORII

Trebuie sa realizam o memorie de capacitate 2Mx8, folosind celule de baza. Memoriaextinsa are 21 adrese (2M=2 · 210 · 210=221) si tot 8 iesiri ca si celula de baza. Astfel,este necesar sa extindem liniile de adresa cu trei (A20,  A19   si  A18), iar iesirile ramannemodificate. Pentru extindere vom folosi 8 celule de baza, deoarece adresele aditionalepot valida 8 celule de baza.

Pentru a decodifica cele trei adrese  A20,  A19   si  A18   folosim un DCD3:8. Cele 8 iesiri

ale DCD valideaza cele 8 celule de baza prin intermediul terminalelor C S . Regulile deconectare sunt dupa cum urmeaza:

•   iesirea O0  a DCD, corespunzatoare adreselor A20A19A18=000, se leaga la C S 0  alcelulei de baza care implementeaza prima optime de adrese a memoriei extinse.La fel se procedeaza cu iesirile  O1-O7, conectandu-le la C S 1-CS 7.

•   datorita constrangerii de a folosi doar DCD 2:4, decodificatorul 3:8 trebuie im-plementat prin extinderea capacitatii de decodificare.

•   adresele A0  ale celor opt celule de baza se leaga ımpreuna constituind adresa  A0

a memoriei extinse. La fel se procedeaza cu  A1-A17;

•   iesirile  O0  ale celor opt celule de baza se leaga ımpreuna constituind iesirea  O0

a memoriei extinse. La fel se procedeaza cu iesirile  O1-O7.

O0

O1

A0

O2

O3

A1

G

CS7

CS1

CS0

A17

A0

 A18

 A19

 A0

 A17

DCD 2:4

ROM 256kx8

O0

O1

O7 A0

 A1

 A19

 A20

ROM 2Mx8

O0

O7

O0

O7

O0

O0

O0

O1

A0

O2

O3

A1

G

 A20

DCD 2:4

CS0

CS1

CS2

CS3

CS4

CS5

CS6

CS7

 

DCD 3:8

8

Figura 6.3

Problema 4.   Sa se extinda capacitatea de memorare de la 8x2 la 8x4.

Rezolvare:  Celula de baza este o memorie ROM 8x2cu 3 adrese de intrare si 2 iesiri.Extinderea adreselor nu este necesara ın acest caz, doar extinderea iesirilor de la 2 la

4. Pentru aceasta vom folosi doua celule de baza si astfel vom realiza cele 4 iesiri alememoriei extinse. Adresele A2  ale celor doua celule de baza se conecteaza ımpreuna.La fel se procedeaza pe rand cu  A1   si cu  A0. Circuitul rezultat este dat ın figura 6.4.

Problema 5.   Sa se extinda capacitatea de memorare de la 64x4 la 256x8.

96

Page 98: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 98/138

6 APLICATII CU MEMORII

1

00

1

0

1

2

3

0

1

2

002

1   1

2

1

0

20

1   3

2

Figura 6.4

Rezolvare:  Celula de baza este o memorie ROM 64x4, adica are 6 adrese de intrare(26=64) si 4 iesiri. Intrarile se noteaza ın ordinea descrescatoare a semnificatiei de laA5   la A0, iar iesirile de la  O3   la  O0.

Trebuie sa realizam o memorie de capacitate 256x8, folosind celule de baza. Memoriaextinsa are 8 adrese (28=256) si 8 iesiri. Astfel, este necesar sa extindem atat liniilede adresa cu doua (le numim A6  si A7), cat si numarul de iesiri de la 4 la 8 (mai precisle dublam). Pentru extindere vom folosi 4 celule de baza, deoarece cele doua adrese

aditionale pot valida 4 terminale C S  corespunzatoare. Pentru dublarea numarului deiesiri se vor folosi 2 asa zise bancuri de memorie. Un banc de memorie este destinatdoar extinderii adreselor, nu si a iesirilor. Numarul de bancuri necesare este determinatde rezultatul divizarii numarului de iesiri ale memoriei extinse la numarul de iesiri alecelulei de baza, ın cazul nostru 8:4=2.

Pentru a decodifica cele doua adrese suplimentare, A7  si A6, folosim un DCD 2:4. Cele4 iesiri ale DCD valideaza cele 4 celule de baza prin conectarea lor la terminalele C S .Regulile de conectare sunt dupa cum urmeaza:

•   iesirea   O0   a DCD se leaga la   CS 0   atat din bancul 1, cat si din bancul 2 dememorii. La fel se procedeaza si cu  O1-O3;

•   adresele  A0  ale celor patru celule de baza din primul banc se leaga ımpreuna sitotodata se conecteaza la cele patru adrese  A0  din cel al doilea banc. La fel seprocedeaza si cu liniile de adresa  A1-A5;

•   iesirile   O0   ale celor patru celule de baza din primul banc se leaga ımpreunaconstituind iesirea  O0   a memoriei extinse. Atentie, se leaga ımpreuna  O0   doardin primul banc! La fel se procedeaza si cu  O1-O3  din primul banc, urmand apoiacelasi mod de conectare pentru bancul al doilea.

Schema memoriei extinse este data ın figura 6.5.

Problema 6.   Sa se extinda capacitatea de memorare de la 64kx2 la 1Mx8.

Rezolvare:   Celula de baza este o memorie ROM 64kx2, adica are 16 adrese deintrare (deoarece 216=16k) si 2 iesiri. Intrarile se noteaza ın ordinea descrescatoare asemnificatiei de la  A15   la A0, iar iesirile  O1   si O0.

97

Page 99: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 99/138

6 APLICATII CU MEMORII

O0

O1

O2

O3

 A0

 A1

 A5

 A6

 A7

ROM 256x8

O0

O1

A0

O2

O3

A1

GCS3

CS2

CS1

CS0

A5

A0

 A6

 A7

 A0

 A5

DCD 2:4

ROM 64x4

O0

O3

O0

O3

O0

O0

O0

CS3

CS2

CS1

CS0

A5

A0 A0

 A5

ROM 64x4

O4

O7

O0

O3

O0

O0

O0

O4

O5

O6

O7

Bancul 1

Bancul 2

Figura 6.5

Trebuie sa realizam o memorie de capacitate 1Mx8 folosind celule de baza. Memoriaextinsa are 20 de adrese (220=1M) si 8 iesiri. Astfel, este necesar sa extindem atatliniile de adresa cu patru (le numim  A16,  A17,  A18   si  A19), cat si numarul de iesiri dela 2 la 8 . Pentru extindere liniilor vom folosi 16 celule de baza, iar pentru extindereanumarului de iesiri 4 bancuri de memorie.

Pentru a decodifica cele patru adrese folosim un DCD 4:16. Cele 16 iesiri ale DCDvalideaza cele 16 celule de baza, prin conectarea lor la terminalele   CS . Regulile deconectare sunt dupa cum urmeaza:

•   iesirea  O0  a DCD se leaga la  C S 0   atat din bancul 1, cat si din bancurile 2, 3 si4 de memorii. La fel se procedeaza si cu iesirile  O1-O15  ale decodificatorului;

•   adresele   A0   ale celor 16 celule de baza din primul banc se leaga ımpreuna sitotodata se conecteaza cu cele 16 adrese   A0   din celelalte bancuri. La fel seprocedeaza si cu adresele  A1-A15;

•   iesirile   O0  ale celor 16 celule de baza din primul banc se leaga ımpreuna con-stituind iesirea  O0  a memoriei extinse. Similar se procedeaza cu iesirile  O1   dinprimul banc. Pentru a obtine iesirile O2  si O3  ale memoriei extinse se conecteazaımpreuna O0  si O1  din bancul al doilea. La fel se obt in perechile O4-O5  si O6-O7

din bancurile 3 si 4.

Schema memoriei extinse este data ın figura 6.6.

Problema 7.   Sa se extinda capacitatea de memorare de la 16x8 la 64x8.

Problema 8.   Sa se extinda capacitatea de memorare de la 8x2 la 32x4.

98

Page 100: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 100/138

6 APLICATII CU MEMORII

O0

O1

O2

O3

 A0

 A1

 A17

 A18

 A19

ROM 1Mx8

O0

O1A2

O15

A3

G

CS0

CS1

CS15

A15

A0

 A17

 A19

 A0

 A15DCD 4:16

ROM 64kx2

O0

O1

O0

O1

O0

O0

O4

O5

O6

O7

Bancul 1

Bancul 4

O1

O1

16

CS0

CS1

CS15

A15

A0

ROM 64kx2

O6

O7

O0

O1

O0

O0

O1

O1

16

A0

A1

 A18

 A16

CS0

CS1

CS15

Figura 6.6

Problema 9.   Sa se extinda capacitatea de memorare de la 32kx4 la 256kx4.

Problema 10.   Sa se extinda capacitatea de memorare de la 1Mx4 la 8Mx8.

6.2 Automate de stare cu memorii

Problema 11.   Sa se implementeze un numarator modulo 11 cu bistabile JK si omemorie de capacitate 32x8.

Rezolvare:   Numaratorul modulo 11 este un automat secvential care parcurge starile0000(0)-1011(11) prin numarare. Diagrama de tranzitii corespunzatoare este data ınfigura de mai jos:

Figura 6.7

Starile urmatoare si comenzile bistabilelor JK sunt date ın tabelul 6.1.

Functiile   J i   si   K i   se implementeaza cu ajutorul unei memorii de capacitate 32x8.Iesirile bistabilelor comanda adresele memoriei, iar la iesiri se obtin functiile de co-manda   J   si   K . Deoarece starile prin care trece circuitul sunt codificate pe 4 biti,adresa cea mai semnificativa a memoriei,  A4, ramane neutilizata si poate fi conectatala 0 sau la 1. Schema circuitului este ilustrata ın urmatoarea figura:

99

Page 101: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 101/138

6 APLICATII CU MEMORII

Q3Q2Q1Q0   Q+3 Q+

2 Q+1 Q+

0   J 3  K 3   J 2  K 2   J 1  K 1   J 0  K 00 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X0 0 0 1 0 0 1 0 0 X 0 X 1 X X 10 0 1 0 0 0 1 1 0 X 0 X X 0 1 X0 0 1 1 0 1 0 0 0 X 1 X X 1 X 10 1 0 0 0 1 0 1 0 X X 0 0 X 1 X0 1 0 1 0 1 1 0 0 X X 0 1 X X 1

0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X0 1 1 1 1 0 0 0 1 X X 1 X 1 X 11 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X1 0 0 1 1 0 1 0 X 0 0 X 1 X X 11 0 1 0 1 0 1 1 X 0 0 X X 0 1 X1 0 1 1 0 0 0 0 X 1 0 X X 1 X 11 1 0 0 X X X X X X X X X X X X1 1 0 1 X X X X X X X X X X X X1 1 1 0 X X X X X X X X X X X X1 1 1 1 X X X X X X X X X X X X

Tabelul 6.1

J0

K 0

CK 

Q0

Q0   J1

K 1

CK 

Q1

Q1

CK 

J2

K 2

CK 

Q2

Q2   J3

K 3

CK 

Q3

Q3

A0

A1

A2

A3

A4

O0

O1

O2

O3

O4

O5

O6

O7

K 3

ROM32x8

J3

K 2

J2

K 1

J1

K 0

J0

Q1

Q2

Q3

Q0

Figura 6.8

Valorile memorate se trec ıntr-un tabel numit harta de programare a memoriei (tabelul6.2). Liniile de adresa din harta corespund liniilor din tabelul de adevar al automatului.

Problema 12.   Sa se implementeze cu numarator 74163 si o memorie PROM 32x8automatul secvential care evolueaza conform diagramei de tranzit ii din figura 6.9.

Rezolvare:   Tabelul de adevar 6.3 corespunzator automatului secvential se comple-

teaza tinand cont de actiunea (numarare, mentinere si/sau ıncarcare) asociata fiecareistari.

Implementarea automatului secvential cu numarator 74163 si o memorie PROM 32x8este data ın figura 6.10.

100

Page 102: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 102/138

6 APLICATII CU MEMORII

A4A3A2A1A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(Q3)(Q2)(Q1)(Q0) (J 3) (K 3) (J 2) (K 2) (J 1) (K 1) (J 0) (K 0)0 0 0 0 0 0 0 0 0 0 0 1 00 0 0 0 1 0 0 0 0 1 0 0 10 0 0 1 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 0 0 1 0 10 0 1 0 0 0 0 0 0 0 0 1 0

0 0 1 0 1 0 0 0 0 1 0 0 10 0 1 1 0 0 0 0 0 0 0 1 00 0 1 1 1 1 0 0 1 0 1 0 10 1 0 0 0 0 0 0 0 0 0 1 00 1 0 0 1 0 0 0 0 1 0 0 10 1 0 1 0 0 0 0 0 0 0 1 00 1 0 1 1 0 1 0 0 0 1 0 10 1 1 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.2

 Nr+I M+Nr Nr M+I 

 I  Nr+I  Nr  I+I 

Figura 6.9

QC QBQA   Ld P T C B A0 0 0   a  1 1 1 00 0 1 1 a   X X X0 1 0 1 1 X X X0 1 1   a  0 1 0 11 0 0   a  1 1 1 01 0 1 0 X 1 0 01 1 0 1 1 X X X1 1 1 0 X   a 0 0

Tabelul 6.3

La iesirile QC , QB   si QA  ale numaratorului se regasesc starile automatului secvential,ın functie de parametrul  a. Memoria este folosita pentru a implementa functiile   C ,B,  A,  P T   si  Ld. Iesirile numaratorului corespund adreselor memoriei, astfel ıncat laadresa  A0   se conecteaza parametrul  a, apoi la adresele  A1,  A2,  A3   si  A4   se leaga ın

101

Page 103: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 103/138

6 APLICATII CU MEMORII

D

C

B

A

0

1

2

3

4

0

1

2

3

4

5

6

7

Figura 6.10

ordine QA,  QB,  QC   si  QD.

La adresa cea mai putin semnificativa a memoriei am conectat parametrul  a. Astfel,unei linii din tabelul de adevar ıi vor fi dedicate doua linii consecutive ın harta deprogramare a memoriei (tabelul 6.4).

A4A3A2A1A0   O0   O1   O2   O3   O4   O5   O6   O7

(QD)(QC )(QB)(QA)(a) (C ) (B) (A) (P T ) (Ld) (−) (−) (−)0 0 0 0 0 1 1 0 1 0 0 0 00 0 0 0 1 1 1 0 1 1 0 0 00 0 0 1 0 0 0 0 1 1 0 0 00 0 0 1 1 0 0 0 0 1 0 0 00 0 1 0 0 0 0 0 1 1 0 0 00 0 1 0 1 0 0 0 1 1 0 0 00 0 1 1 0 1 0 1 0 0 0 0 00 0 1 1 1 1 0 1 0 1 0 0 0

0 1 0 0 0 1 1 0 1 0 0 0 00 1 0 0 1 1 1 0 1 1 0 0 00 1 0 1 0 1 0 0 0 0 0 0 00 1 0 1 1 1 0 0 0 0 0 0 00 1 1 0 0 0 0 0 1 1 0 0 00 1 1 0 1 0 0 0 1 1 0 0 00 1 1 1 0 0 0 0 0 0 0 0 00 1 1 1 1 1 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.4

Deoarece ın memorie nu se pot scrie parametrii, fiecare caz (0 sau 1) din tabelulautomatului trebuie explicitat. Tinand cont de aceasta explicitare, ın harta memorieivor fi completate 16 linii de adresa, restul liniilor vor fi completate cu 0 logic. Dintre

102

Page 104: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 104/138

6 APLICATII CU MEMORII

cele 8 coloane ale memoriei vor fi completate doar 5, corespunzatoare functiilor   C ,B,  A,  P T   si  Ld. Restul coloanelor vor contine la alegere 0 sau 1 logic (X ın tabelulautomatului).

Observatie:   Functiile de comanda Cl si D  nu necesita implementarea cu ajutorulmemoriei deoarece acestea au valori constante, independente de starea circuitului.

Problema 13.   Sa se implementeze cu numarator 74163 si o memorie PROM 32x8un automat de stare care sa evolueze conform diagramei de tranzitii din figura 6.11.

Figura 6.11

QC QBQA   Ld P T C B A0 0 0 1  a   X X X0 0 1   b 1 1 0 10 1 0 1 1 X X X0 1 1   a  0 1 0 11 0 0 X X X X X1 0 1 1 1 X X X

1 1 0 0 X   b 0   b1 1 1 X X X X X

Tabelul 6.5

Rezolvare: Diagrama de tranzitii conduce la tabelul de adevar 6.5. Schema cu nu-marator si memorie care realizeaza automatul este prezentata ın figura 6.12.

D

C

B

A

0

1

2

3

4

0

1

2

3

4

5

6

7

Figura 6.12

La adresele cele mai putin semnificative ale memoriei se conecteaza parametrii   a   si

b. Deoarece a   si  b  pot codifica patru combinatii distincte, pentru o linie din tabelulde adevar ın harta de memorie vor fi dedicate patru linii de adrese: prima pentrucazul ın care  b=0 a=0, a doua pentru b=0 a=1, urmatoarea pentru b=1 a=0 si ultimapentru   b=1   a=1. Tinand cont de aceasta, ın harta de programare a memoriei vorfi completate toate cele 32 de linii de adresa (tabelul 6.6). Dintre cele 8 coloane ale

103

Page 105: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 105/138

6 APLICATII CU MEMORII

memoriei vor fi folosite doar 5, pentru  C ,  B,  A,  P T   si  Ld, iar pe restul coloanelor sepune 0 logic. Din nou, pinul de  Cl  este conectat la 1 logic, iar pinul  D  este legat lamasa, deoarece automatul secvential este pe 3 biti.

A4A3A2A1A0   O0   O1   O2   O3   O4   O5   O6   O7

(QC )(QB)(QA)(b)(a) (C ) (B) (A) (P T ) (Ld) (−) (−) (−)0 0 0 0 0 0 0 0 0 1 0 0 0

0 0 0 0 1 0 0 0 1 1 0 0 00 0 0 1 0 0 0 0 0 1 0 0 00 0 0 1 1 0 0 0 1 1 0 0 00 0 1 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 0 0 00 0 1 1 0 1 0 1 1 1 0 0 00 0 1 1 1 1 0 1 1 1 0 0 00 1 0 0 0 0 0 0 1 1 0 0 00 1 0 0 1 0 0 0 1 1 0 0 00 1 0 1 0 0 0 0 1 1 0 0 00 1 0 1 1 0 0 0 1 1 0 0 00 1 1 0 0 1 0 1 0 0 0 0 0

0 1 1 0 1 1 0 1 0 1 0 0 00 1 1 1 0 1 0 1 0 0 0 0 00 1 1 1 1 1 0 1 0 1 0 0 01 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 0 0 0 0 0 01 0 0 1 0 0 0 0 0 0 0 0 01 0 0 1 1 0 0 0 0 0 0 0 01 0 1 0 0 0 0 0 1 1 0 0 01 0 1 0 1 0 0 0 1 1 0 0 01 0 1 1 0 0 0 0 1 1 0 0 01 0 1 1 1 0 0 0 1 1 0 0 01 1 0 0 0 1 0 1 0 0 0 0 01 1 0 0 1 1 0 1 0 0 0 0 01 1 0 1 0 0 0 0 0 0 0 0 01 1 0 1 1 0 0 0 0 0 0 0 01 1 1 0 0 0 0 0 0 0 0 0 01 1 1 0 1 0 0 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0 0 01 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.6

Problema 14.   Sa se implementeze cu numarator 74163 si memorii PROM 32x8automatul secvential care sa functioneze conform diagramei de tranzitii din figura 6.13.Pornind de la starea  QDQC QBQA=0000, completati cronograma pentru evolutia din

figura 6.14 a parametrilor a   si  b.

Rezolvare:   Din analiza diagramei de tranzitii rezulta tabelul de adevar 6.7. Schemacu numarator si memorie ROM 64x8 este ilustrata ın figura 6.15. Conexiunile dintrenumarator si memorie se fac dupa aceeasi metoda ca la problemele anterioare:

104

Page 106: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 106/138

6 APLICATII CU MEMORII

 Nr+I 

 Nr 

 M+I I 

 Nr 

 Nr+I Nr+I 

 Nr Nr Nr 

Figura 6.13

Figura 6.14

•  la adresele cele mai putin semnificative ale memoriei se conecteaza parametrii  asi b, apoi la urmatoarele se leaga ın ordine iesirile numaratorului;

•   la iesirile memoriei se genereaza semnelele  C ,  B,  A,  P T   si  Ld. Semnalul D   nueste nevoie sa fie generat de memorie, deoarece este ıntotdeauna 1 logic.

QDQC QBQA   Ld P T D C B A0 0 0 0   a  1 1 1 1 00 0 0 1   b  1 1 1 0 10 0 1 0 a  1 1 1 0 00 0 1 1   b  1 1 0 1 10 1 0 0 0 X 1 0 1 10 1 0 1 X X X X X X0 1 1 0 X X X X X X0 1 1 1 X X X X X X1 0 0 0 X X X X X X1 0 0 1 X X X X X X1 0 1 0 X X X X X X1 0 1 1 1 1 X X X X1 1 0 0 1 1 X X X X1 1 0 1 1 1 X X X X1 1 1 0 1 1 X X X X1 1 1 1 1 1 X X X X

Tabelul 6.7

Datorita faptului ca avem doi parametrii si se folosesc toate iesirile numaratorului(stari pe 4 biti), avem nevoie de o memorie cu 6 adrese. Daca celula de baza este o

105

Page 107: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 107/138

6 APLICATII CU MEMORII

D

C

B

A

0

1

2

3

4

0

1

2

3

4

5

6

7

5

Figura 6.15

memorie cu 5 adrese, de capacitate 32x8, atunci trebuie sa facem extinderea adreselor.Pentru aceasta, avem nevoie de doua celule de baza la care adresele corespunzatoareAi  sunt legate ımpreuna. Similar, iesirile  Oi  corespunzatoare se conecteaza ımpreuna.Adresa aditionala A5  se conecteaza la terminalul  C S  a unei celule de baza simplu, iar

la cealalta printr-un inversor. Astfel am realizat extinderea capacitatii de memorarede la 32x8 la 64x8. Harta de programare a memoriei, avand dimensiunea 64x8, estedata in tabelul 6.8.

C

B

D

A

Figura 6.16

Problema 15.   Sa se genereze semnalul  S   din cronograma cu numarator 74163 si o

memorie PROM 32x8. Numaratorul se foloseste pentru a genera secventele dorite, iarcu ajutorul memoriei se vor implementa semnalele  Ld,  P T ,  D ,  C ,  B   si A.

Rezolvare:   Metoda de generare a secventei dorite prin cat mai multe numarari afost expusa ın capitolul de numaratoare. Conform acestei metode, s-a ales iesirea QC 

106

Page 108: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 108/138

6 APLICATII CU MEMORII

A5A4A3A2A1A0   O0   O1   O2   O3   O4   O5   O6   O7

(QD)(QC )(QB)(QA)(b)(a) (C ) (B) (A) (P T ) (Ld) (−) (−) (−)0 0 0 0 0 0 1 1 0 1 0 0 0 00 0 0 0 0 1 1 1 0 1 1 0 0 00 0 0 0 1 0 1 1 0 1 0 0 0 00 0 0 0 1 1 1 1 0 1 1 0 0 00 0 0 1 0 0 1 0 1 1 0 0 0 0

0 0 0 1 0 1 1 0 1 1 0 0 0 00 0 0 1 1 0 1 0 1 1 1 0 0 00 0 0 1 1 1 1 0 1 1 1 0 0 00 0 1 0 0 0 1 0 0 1 1 0 0 00 0 1 0 0 1 1 0 0 1 0 0 0 00 0 1 0 1 0 1 0 0 1 1 0 0 00 0 1 0 1 1 1 0 0 1 0 0 0 00 0 1 1 0 0 0 1 1 1 1 0 0 00 0 1 1 0 1 0 1 1 1 1 0 0 00 0 1 1 1 0 0 1 1 1 0 0 0 00 0 1 1 1 1 0 1 1 1 0 0 0 00 1 0 0 0 0 0 1 1 0 0 0 0 0

0 1 0 0 0 1 0 1 1 0 0 0 0 00 1 0 0 1 0 0 1 1 0 0 0 0 00 1 0 0 1 1 0 1 1 0 0 0 0 00 1 0 1 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...0 1 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 1 1 1 1 1 1 1 1

......

......

......

......

...1 1 1 1 1 1 1 1 1 1 1 1 1 1

Tabelul 6.8

CK 

Figura 6.17

pentru a culege semnalul dorit   S , iar starile parcurse de numarator sunt scoase ınevidenta ın tabelul de adevar 6.9. Cronograma completa pe 4 biti se poate construipe baza tabelului de adevar, urmarind starile prin care trece generatorul (figura 6.18).

Diagrama de tranzitii cu cele 9 stari distincte ale generatorului de semnal se poate

obtine din cronograma completa si este ilustrata ın figura 6.19.

Schema generatorului de semnal contine un numarator care furnizeaza la iesirea  QC 

secventa dorita  S   si o memorie care implementeaza semnalele  D ,  C ,  B,  A,  P T   si  Ld.Pe adresele  A0,  A1,  A2   si  A3   ale memoriei trebuie conectate semnalele  QA,  QB,  QC ,

107

Page 109: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 109/138

6 APLICATII CU MEMORII

QDQC QBQA   Ld P T D C B A0 0 0 0 X X X X X X0  0   0 1 1 1 X X X X0  0   1 0 1 1 X X X X0  0   1 1 1 1 X X X X0  1   0 0 1 1 X X X X0  1   0 1 1 1 X X X X

0  1   1 0 0 X 1 0 1 10 1 1 1 X X X X X X1 0 0 0 X X X X X X1 0 0 1 X X X X X X1 0 1 0 X X X X X X1  0   1 1 1 1 X X X X1  1   0 0 1 1 X X X X1  1   0 1 0 X 0 0 0 11 1 1 0 X X X X X X1 1 1 1 X X X X X X

Tabelul 6.9

D

C

B

CK 

A

Figura 6.18

Figura 6.19

QD   de la numarator. Adresa cea mai semnificativa a memoriei,   A4, se conecteazala masa, deoarece se foloseste doar de prima jumatate a memoriei. Terminalul  Cl   seleaga la 1 logic.

108

Page 110: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 110/138

6 APLICATII CU MEMORII

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 6.20

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QD)(QC )(QB)(QA) (D) (C ) (B) (A) (P T ) (Ld) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 1 1 0 00 0 0 1 0 0 0 0 0 1 1 0 0

0 0 0 1 1 0 0 0 0 1 1 0 00 0 1 0 0 0 0 0 0 1 1 0 00 0 1 0 1 0 0 0 0 1 1 0 00 0 1 1 0 1 0 1 1 0 0 0 00 0 1 1 1 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 00 1 0 0 1 0 0 0 0 0 0 0 00 1 0 1 0 0 0 0 0 0 0 0 00 1 0 1 1 0 0 0 0 1 1 0 00 1 1 0 0 0 0 0 0 1 1 0 00 1 1 0 1 0 0 0 1 0 0 0 00 1 1 1 0 0 0 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.10

Harta memoriei din tabelul 6.10 se completeaza astfel ıncat unei linii din tabelul deadevar sa corespunda o linie din harta de memorie. Astfel, vor fi ocupate adreseledin prima jumatate, iar restul se completeaza cu 0 logic. Totodata, fiecare coloanamemoreaza valorile unei singure functii. Coloanele neutilizate pot fi completate deexemplu cu 0 logic.

Problema 16.   Sa se genereze simultan semnalele   S   si   T   din cronograma, cu nu-marator 74163 si o memorie PROM 32x8. Numaratorul se va folosi pentru a generasecventele dorite, iar cu ajutorul memoriei se vor implementa semnalele  Ld,  P T ,  D,C ,  B   si A.

109

Page 111: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 111/138

6 APLICATII CU MEMORII

Figura 6.21

Rezolvare:   In mod asemanator ca la problema anterioara se observa ca iesirea QD  anumaratorului se preteaza pentru a furniza semnalul S , iar iesirea  QC  pentru semnalulT . Tabelul de adevar 6.11 arata cum au fost alese cele doua secvente. Cronogramacompleta pe 4 biti este ilustrata ın figura 6.22.

QDQC QBQA   Ld P T D C B A0 0 0 0 X X X X X X0 0 0 1 X X X X X X

0 0 1 0 X X X X X X0 0 1 1 X X X X X X0 1 0 0 X X X X X X0   1  0   1 1 1 X X X X0   1  1   0 1 1 X X X X0   1  1   1 0 X 1 0 1 11 0 0 0 X X X X X X1 0 0 1 X X X X X X1 0 1 0 X X X X X X1   0  1   1 1 1 X X X X1   1  0   0 1 1 X X X X1   1  0   1 1 1 X X X X1   1  1   0 0 X 0 1 0 11 1 1 1 X X X X X X

Tabelul 6.11 Figura 6.22

Organigrama cu cele 7 stari distincte ale generatorului de semnal este data ın figura6.23. Schema cu numarator si memorie 32x8 (figura 6.24) este similara cu cea de laproblema anterioara, difera doar iesirile numaratorului de pe care sunt culese semnaleleS   si  T . Harta de programare a memoriei se completeaza ca ın tabelul 6.12.

Figura 6.23

Problema 17.   Sa se genereze simultan semnalele   S   si   T   din cronograma, cu nu-

110

Page 112: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 112/138

6 APLICATII CU MEMORII

D

C

B

A   0

1

2

3

4   0

1

2

3

4

5

6

7

Figura 6.24

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QD)(QC )(QB)(QA) (D) (C ) (B) (A) (P T ) (Ld) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 0

0 0 0 1 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 1 1 0 00 0 1 1 0 0 0 0 0 1 1 0 00 0 1 1 1 1 0 1 1 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 00 1 0 0 1 0 0 0 0 0 0 0 00 1 0 1 0 0 0 0 0 0 0 0 00 1 0 1 1 0 0 0 0 1 1 0 00 1 1 0 0 0 0 0 0 1 1 0 00 1 1 0 1 0 0 0 0 1 1 0 00 1 1 1 0 0 1 0 1 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.12

marator 74163 si o memorie PROM 32x8. Numaratorul se va folosi pentru a generasecventele dorite, iar cu ajutorul memoriei se vor implementa semnalele  Ld,  P T ,  D,C ,  B   si A.

Problema 18.   Sa se genereze simultan semnalele   M   si   N   din cronograma, cu

numarator 74163 si o memorie PROM 32x8. Numaratorul se va folosi ca si numaratorde adrese, iar secventele generate se vor scrie ın memorie de la adresa 0.

Rezolvare:   La acest tip de generator numaratorul are rolul de a baleia ın ordineadresele unei memorii. Semnalele   M   si   N   se obtin la iesirile memoriei. Valorile

111

Page 113: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 113/138

6 APLICATII CU MEMORII

Figura 6.25

CK 

Figura 6.26

semnalelor pentru fiecare perioada de tact se ınscriu ın memorie la adrese consecutive,

ıncepand cu adresa 0 (linia 0 a hartii de programare) specificata ın enuntul problemei.Deoarece secventele au lungime 10T CK , memorarea lor se face ın primele 10 linii alehartii. Astfel, se va folosi doar prima jumatate a tabelului, a doua jumatate fiindcompletata cu 0. Adresa cea mai semnificativa a memoriei,  A4  se va conecta la 0.

In solutia propusa semnalele   M   si   N   sunt memorate ın primele doua coloane alememoriei, regasindu-se la iesirile   O0   si   O1. A treia coloana, cu iesirea   O2, poate fiutilizata pentru a reinitializa numaratorul de adrese la terminarea ciclului.   In acestexemplu initializarea se face cu semnalul   Ld, ıncarcand 0000 prin intrarile   DCBA.Semnalul   Ld   va avea valoare 1 pe toata perioada de numarare, fiind schimbat ın 0doar pe linia a zecea a hartii de programare. Terminalele P T   si  Cl   se conecteaza la1 logic pentru a permite numararea adreselor. Schema circuitului este data ın figura6.27, iar harta de programare a memoriei este ca ın tabelul 6.13.

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 6.27

Problema 19.   Sa se repete problema anterioara pentru cazul ın care secventele sememoreaza ıncepand cu adresa 5.

Rezolvare:   Problema se rezolva urmarind metoda descrisa anterior, cu diferenta caın harta de memorie se vor scrie semnalele M ,  N   si Ld ıncepand cu adresa 5 (00101).

112

Page 114: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 114/138

6 APLICATII CU MEMORII

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QD)(QC )(QB)(QA) (M ) (N ) (Ld) (−) (−) (−) (−) (−)0 0 0 0 0 0 0 1 0 0 0 0 00 0 0 0 1 0 0 1 0 0 0 0 00 0 0 1 0 0 1 1 0 0 0 0 00 0 0 1 1 1 0 1 0 0 0 0 00 0 1 0 0 1 0 1 0 0 0 0 0

0 0 1 0 1 0 0 1 0 0 0 0 00 0 1 1 0 0 0 1 0 0 0 0 00 0 1 1 1 0 1 1 0 0 0 0 00 1 0 0 0 1 1 1 0 0 0 0 00 1 0 0 1 0 1 0 0 0 0 0 00 1 0 1 0 0 0 0 0 0 0 0 00 1 0 1 1 0 0 0 0 0 0 0 00 1 1 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 0 0 0 0 0 0 00 1 1 1 0 0 0 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

... ... ... ... ... ... ... ... ...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.13

Prin urmare, secventele se vor ıntinde ın harta de programare de la adresa 00101 panala 01110, iar ıncarcarea se va face la ultima stare. Semnalul Ld va avea valoarea 1 logic10 perioade de tact, iar la adresa 01110 va trece ın 0 logic. La intrarile  DCBA  alenumaratorului se incarca numarul ın binar care reprezinta decalajul adreselor specificatın enuntul problemei (00101).

Observatie:  Deoarece secventele  M   si  N  au lungimea 10T CK   si decala jul adre-selor este 5, se poate observa ca este suficient sa utilizam doar prima jumatate amemoriei. Din aceasta cauza adresa cea mai semnificativa  A4  poate fi conectatala masa.

Schema circuitului este ilustrata ın figura 6.28, iar harta de programare a memorieieste data ın tabelul 6.14.

Problema 20.   Sa se repete problema 17 pentru cazul ın care secventele se memoreazaıncepand de la adresa 21.

Rezolvare:   Generatorul de semnale se implementeaza similar cu cel din problemele

precedente, cu diferenta ca ın harta de programare a memoriei se scriu secventele M ,N   si  Ld ıncepand de la adresa 21 (10101). Astfel, adresele utilizate se vor ıntinde dela 10101 pana la 11110, iar ıncarcarea se va face ın ultima stare. Se observa ca bitulcel mai semnificativ al adreselor este 1 pe ıntreaga durata a ciclului. Din acest motivA4  poate fi conectata la 1 logic si va fi independenta de iesirile QD, QC , QB   si QA  ale

113

Page 115: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 115/138

6 APLICATII CU MEMORII

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 6.28

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QD)(QC )(QB)(QA) (M ) (N ) (Ld) (−) (−) (−) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 00 0 0 1 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 00 0 1 0 1 0 0 1 0 0 0 0 00 0 1 1 0 0 0 1 0 0 0 0 00 0 1 1 1 0 1 1 0 0 0 0 00 1 0 0 0 1 0 1 0 0 0 0 00 1 0 0 1 1 0 1 0 0 0 0 00 1 0 1 0 0 0 1 0 0 0 0 00 1 0 1 1 0 0 1 0 0 0 0 00 1 1 0 0 0 1 1 0 0 0 0 00 1 1 0 1 1 1 1 0 0 0 0 00 1 1 1 0 0 1 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

..

.

..

.

..

.

..

.

..

.

..

.

..

.

..

.

..

.1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.14

numaratorului. Conectarea adresei A4 la 1 logic pozitioneaza toate adresele utilizate degenerator ın a doua jumatate a hartii de programare, introducand un decalaj implicitegal 16. Decalajul total de 21 de adrese specificat de enuntul problemei va fi o sumaıntre decala jul initial 16 si un decalaj aditional de 5 adrese. Drept urmare, numaratorulde adresa va fi reinitializat cu adresa 5 (0101) prin intrarea paralela  DCBA. Schemacircuitului si harta de programare a memoriei pot fi construite ca ın figura 6.29 sitabelul 6.15.

Problema 21.   Sa se repete problema 17 pentru cazul ın care secventele se memoreazaıncepand de la adresa 7.

Rezolvare:   Solutia este similara cu cea de la problemele precedente, obtinandu-se

114

Page 116: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 116/138

6 APLICATII CU MEMORII

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 6.29

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(1)(QD)(QC )(QB)(QA) (M ) (N ) (Ld) (−) (−) (−) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 0 0 1 1 0 0 0 0 0 0 0 01 0 1 0 0 0 0 0 0 0 0 0 01 0 1 0 1 0 0 1 0 0 0 0 01 0 1 1 0 0 0 1 0 0 0 0 01 0 1 1 1 0 1 1 0 0 0 0 01 1 0 0 0 1 0 1 0 0 0 0 01 1 0 0 1 1 0 1 0 0 0 0 01 1 0 1 0 0 0 1 0 0 0 0 01 1 0 1 1 0 0 1 0 0 0 0 01 1 1 0 0 0 1 1 0 0 0 0 01 1 1 0 1 1 1 1 0 0 0 0 01 1 1 1 0 0 1 0 0 0 0 0 01 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 6.15

prin completarea hartii de programare a memoriei. Decalajul de adrese specificat deenuntul problemei este 7, secventele M , N   si Ld  fiind memorate ıncepand de la adresa00111 si se vor ıntinde pana la 10000. Semnalul Ld  va fi 1 logic 10 perioade de tact,iar ın starea 10000 trece ın 0, determinand reinitializarea numaratorului de adrese custarea 0111 corespunzatoare decalajului. Studiind pozitionarea acestor biti ın hartade memorie, se observa ca folosim adrese atat din prima, cat si din a doua jumatatea tabelului de programare. Astfel, adresa cea mai semnificativa  A4  nu mai poate fi 0sau 1 pentru toate adresele utile, ci va fi o functie de iesirile  QD,  QC ,  QB   si  QA   alenumaratorului. Harta memoriei este data ın tabelul de mai jos.

Pentru a determina functia conectata la adresa  A4   se completeaza tabelul de adevar6.17 conform urmatoarelor observatii:

•  pentru adresele utilizate din prima jumatate a memoriei (de la adresa 00111 la01111) stim ca A4=0;

•  pentru adresele folosite din a doua jumatate a memoriei (10000) avem A4=1.

115

Page 117: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 117/138

6 APLICATII CU MEMORII

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(f )(QD)(QC )(QB)(QA) (M ) (N ) (Ld) (−) (−) (−) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...0 0 1 1 0 0 0 0 0 0 0 0 00 0 1 1 1 0 0 1 0 0 0 0 0

0 1 0 0 0 0 0 1 0 0 0 0 00 1 0 0 1 0 1 1 0 0 0 0 00 1 0 1 0 1 0 1 0 0 0 0 00 1 0 1 1 1 0 1 0 0 0 0 00 1 1 0 0 0 0 1 0 0 0 0 00 1 1 0 1 0 0 1 0 0 0 0 00 1 1 1 0 0 1 1 0 0 0 0 00 1 1 1 1 1 1 1 0 1 0 0 01 0 0 0 0 0 1 0 0 0 0 0 01 0 0 0 1 0 0 0 0 0 0 0 0

......

......

......

......

...

Tabelul 6.16

Aceasta functie se minimizeaza cu ajutorul diagramei Karnaugh din figura 6.30. Sche-ma completa a generatorului de semnale rezulta ca ın figura 6.31.

Figura 6.30

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 6.31

Problema 22.   Sa se repete problema 17 pentru cazul ın care secventele se memoreazaıncepand de la adresa 13.

Problema 23.   Sa se genereze semnalele V   si W  din cronograma cu numarator 74163si o memorie PROM 32x8. Numaratorul se foloseste ca numarator de adrese, iar ın

memorie se ınscriu secventele ıncepand de la adresa 11.

Rezolvare:   Aceasta problema se rezolva dupa tiparul celei anterioare. Conformcerintelor, semnalele se memoreaza la adrese atat din prima cat si din a doua jumatatea tabelului de programare. Drept urmare, trebuie decodificata functia care corespunde

116

Page 118: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 118/138

6 APLICATII CU MEMORII

CK 

Figura 6.32

adresei A4. Harta memoriei se completeaza ca ın tabelul 6.19. Decodificarea functieicare corespunde adresei  A4  se face tinand seama de tabelul de adevar 6.18.

QDQC QBQA   A4

0 0 0 0 10 0 0 1 X0 0 1 0 X0 0 1 1 X

0 1 0 0 X0 1 0 1 X0 1 1 0 X0 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

Tabelul 6.17

QDQC QBQA   A4

0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 1

0 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 11 0 1 0 X1 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

Tabelul 6.18

Pentru implementarea cu porti a functiei dorite, se completeaza diagrama Karnaughcorespunzatoare (figura 6.33) si se minimizeaza functia. Schema generatorului desemnale, realizata cu numarator si memorie este asemanatoare cu cea de la problema20, fiind data ın figura 6.34. Diferenta este expresia adresei  A4   si codul binar de laintrarea paralela  DCBA. Harta de programare a memoriei este data ın tabelul 6.19.

Problema 24.   Sa se repete problema 22 pentru cazul ın care secventele se memoreazaıncepand de la adresa 0.

Problema 25.   Sa se repete problema 22 pentru cazul ın care secventele se memoreazaıncepand de la adresa 17.

Problema 26.   Sa se repete problema 22 pentru cazul ın care secventele se memoreazaıncepand de la adresa 13.

117

Page 119: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 119/138

6 APLICATII CU MEMORII

Figura 6.33

CK 

D

C

B

A   0

1

2

3

4 0

1

2

3

4

5

6

7

ROM32x8

Figura 6.34

A4  A3   A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(f )(QD)(QC )(QB)(QA) (V ) (W ) (Ld) (−) (−) (−) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...0 1 0 1 0 0 0 0 0 0 0 0 00 1 0 1 1 0 1 1 0 0 0 0 0

0 1 1 0 0 0 1 1 0 0 0 0 00 1 1 0 1 0 1 1 0 0 0 0 00 1 1 1 0 0 0 1 0 0 0 0 00 1 1 1 1 1 0 1 0 0 0 0 01 0 0 0 0 1 1 1 0 0 0 0 01 0 0 0 1 0 1 1 0 0 0 0 01 0 0 1 0 0 0 1 0 0 0 0 01 0 0 1 1 0 1 1 0 0 0 0 01 0 1 0 0 1 1 1 0 0 0 0 01 0 1 0 1 1 1 1 0 0 0 0 01 0 1 1 0 0 1 1 0 0 0 0 01 0 1 1 1 0 0 1 0 0 0 0 0

1 1 0 0 0 1 0 1 0 0 0 0 01 1 0 0 1 1 0 0 0 0 0 0 01 1 0 1 0 0 0 0 0 0 0 0 0

......

......

......

......

...

Tabelul 6.19

118

Page 120: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 120/138

7 REGISTRE DE DEPLASARE

7 Registre de deplasare

7.1 Automate sincrone cu registre de deplasare

Problema 1.   Sa se implementeze un registru de deplasare pe 4 bit i cu bistabile D.Se cere ca registrul sa poata ıncarca paralel o secventa   b3b2b1b0   sincron cu frontulsemnalului de tact.

Rezolvare:  Registrele de deplasare sunt caracterizate de transferul serial de biti ıntrecelulele componente. Ecuatia specifica care descrie deplasarea seriala a datelor ıntr-unregistru cu bistabile D este   Di=Qi−1. Aceasta ecuatie spune ca la fiecare front alsemnalului de tact bistabilul  i  din lant va copia continutul bistabilului precedent i−1.Astfel, registrul deplaseaza continutul sau cu un bit spre dreapta sincron cu fronturilesemnalului de tact. Prima celula primeste un bit din exterior prin intrarea seriala I S ,iar bitul din ultima celula se pierde.

Pentru a putea ıncarca parelel o secventa de biti din exterior, registrul trebuie sa aibaun semnal aditional de comanda care sa faca diferenta ıntre operatia de deplasare si

cea de ıncarcare paralela. Daca semnalul de comanda a operatiei este   MC   (Mode Control ), atunci tabelul de adevar al registrului se poate scrie dupa cum urmeaza:

MC IS    ecuatia actiune0  a Di =  Qi−1   deplasare seriala1 X   Di =  Qi =  bi   ıncarcare paralela

Tabelul 7.1

Din tabel poate fi dedusa ecuatia restransa pentru intrarea  Di  a unui bistabil:

Di =  M C  · Qi−1 + M C  · bi

Aceasta ecuatie este caracteristica unui multiplexor cu doua canale avand la adresasemnalul  M C , iar la cele doua intrari bitul din exterior  bi   si iesirea bistabilului pre-cedent. Implementarea completa a registrului pe 4 biti cu ıncarcare paralela sincronaeste data ın figura 7.1.

CK 

D3   Q3

I0I1A

Y

I0I1A

Y

I0I1A

Y

I0I1A

Y

Q3   CK 

D2   Q2

Q2   CK 

D1   Q1

Q1   CK 

D0   Q0

Q0CK 

IS

MC

 b3  b2   b1   b0

Figura 7.1

119

Page 121: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 121/138

7 REGISTRE DE DEPLASARE

Problema 2.   Sa se proiecteze un registru de deplasare pe 8 bit i cu ajutorul registruluiintegrat 7495.

Rezolvare:  Circuitul 7495 este un registru de deplasare integrat pe 4 biti cu ıncarcareparelela sincrona, functionand conform cerintelor de la problema 1, dar. Pentru a im-plementa un registru pe 8 biti se extinde capacitatea ınseriind doua 7495 identice.Inserierea se realizeaza conectand iesirea  QD  a ultimei celule dintr-un registru la in-

trarea seriala  IS  a celui de-al doilea. Semnalele CK   si  M C  se aplica ın comun celordoua registre 7495. Rezulta schema din figura 7.2.

1

A

2

MC

B

C

D

1

A

2

MC

B

C

D

iesire

seriala

Figura 7.2

Problema 3.   Sa se proiecteze un convertor paralel-serie pe 6 bit i cu registre dedeplasare 7495.

Rezolvare:  Convertoarele paralel-serie sunt circuite care accepta la intrare simultanun numar de biti egal cu specificatiile problemei si furnizeaza secvential la iesireaseriala bitii ıncarcati. Conversia se implementeaza cu un registru de deplasare prinıncarcarea paralela a bitilor si deplasarea acestora spre iesire sincron cu fronturile unuisemnal de tact.

In cazul concret, daca cei 6 biti ıncarcati paralel sunt   b6-b0, primul bit la iesirea

seriala va fi   b0   acesta aparand chiar de la ıncarcare. La primul front de tact  b0   sepierde, secventa se deplaseaza cu 1 bit, iesirea seriala devenind   b1.   Incarcarea uneisecvente noi de biti poate avea loc numai atunci cand si ultimul bit din secventa, b6, afost mentinut o perioada de tact la iesirea seriala. Acest lucru ınseamna ca semnalulde comanda  M C  trebuie sa fie comutat ın 1 odata la 6 perioade de tact, iar factorulde umplere trebuie sa fie 1/6 pentru a comanda corect deplasarea secventei. Practic,MC   se obtine din semnalul de tact cu ajutorul unui divizor de frecventa pe 6 biti(de exemplu iesirea  Cy  a unui numarator divizor cu 6). Lungimea registrului trebuieextinsa de la 4 la 8 biti pentru a acoperi cele 6 stari din specificatiile problemei. Schemaconvertorului rezulta ca ın figura 7.3.

Problema 4.   Sa se implementeze un convertor serie-paralel pe 6 bit i cu registre dedeplasare 7495.

Rezolvare:   Convertoarele serie-paralel fac operatia de conversie inversa fata de cir-cuitul din problema precedenta. Conversia este implementata tot cu un registru dedeplasare a carui lungime trebuie sa acopere numarul de biti specificat de problema.Diferenta principala fata de convertorul paralel-serie este faptul ca intrarile paralele

120

Page 122: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 122/138

7 REGISTRE DE DEPLASARE

A

B

C

D

T1

QA

T2

MC

IS

QB

QC

QDCK

A

B

C

D

T1

QA

T2

MC

IS

QB

QC

QD

iesire

seriala

intrare

paralela6 biti

Figura 7.3

nu sunt utilizate, intrarea I S  a registrului extins fiind intrarea seriala a convertorului.Semnalul M C  are tot timpul valoarea 0, determinand deplasarea continua a secventeide biti. Preluarea bitilor la iesirea paralela se face cu ajutorul unui circuit tampon(latch) care memoreaza bitii ıntre conversiile succesive.   In mod similar cu semnalulMC   din problema precedenta, semnalul de validare  En   al latch-ului se obtine dinsemnalul de tact prin divizarea frecventei cu 6. Factorul de umplere trebuie sa fie tot

1/6 pentru a comanda preluarea paralela a bitilor o singura data ın 6 perioade de tact.Schema convertorului este data ın urmatoarea figura:

1

A

2

MC

B

C

D

1

A

2

MC

B

C

D

0

1

2

3

0

1

2

3

0

1

2

3

0

1

2

3

 

Figura 7.4

Problema 5.   Sa se implementeze cu registru de deplasare 7495 si porti logice auto-matul de stare cu evolutia din figura 7.5.

Rezolvare:   Pentru a implementa automate de stare cu registre de deplasare estenecesara evaluarea actiunilor care au loc la trecerea din starea prezenta ın starea/starileurmatoare. Tabelul extins de proiectare 7.2 care descrie functionare registrului dedeplasare 7495 se deduce din tabelul 7.1 de la problema 1.

121

Page 123: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 123/138

7 REGISTRE DE DEPLASARE

Figura 7.5

MC IS    actiune0 0 deplasare seriala (DS0)0 1 deplasare seriala (DS1)1 X ıncarcare paralela (IP)

0 Pr.DS1 DS0+DS1Pr.IP 0 DS0+IPPr.IP 1 DS1+IP

1 X IP+IP

Tabelul 7.2

Identificand operatiile facute de registru la fiecare tranzit ie si folosind tabelul de pro-iectare, rezulta tabelul de adevar de mai jos.

QAQBQC QD   M C I S A B C D0 0 0 0 0 1 X X X X0 0 0 1 X X X X X X0 0 1 0 X X X X X X0 0 1 1 X X X X X X0 1 0 0   a  1 0 1 0 00 1 0 1 1 X a  1 0 1

0 1 1 0 X X X X X X0 1 1 1 X X X X X X1 0 0 0 0 0 X X X X1 0 0 1 0 a   X X X X1 0 1 0 0 a   X X X X1 0 1 1 X X X X X X1 1 0 0 1 X a  0 0 01 1 0 1 1 X 1 0 0 11 1 1 0 X X X X X X1 1 1 1 X X X X X X

Tabelul 7.3

Functiile  M C ,  IS   si  A  se obtine ın urma minimizarii cu diagrame Karnaugh (figura7.6), iar functiile D, C   si B  rezulta ca simple combinatii ale variabilelor de la iesirea re-gistrului. Schema cu registru de deplasare si porti logice a automatului este prezentataın figura 7.7.

122

Page 124: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 124/138

7 REGISTRE DE DEPLASARE

00

1X

QAQB

01   1011

X   1

X

00

01

10

11   X

a X X

X

QCQD

X

1

00

XX

QAQB

01   1011

X   X

X

00

01

10

11   X

1 X X

X

QCQD

X

X

MC=QB+aQAQC

1

a

a

00

XX

QAQB

01   1011

X   X

X

00

01

10

11   X

X X

X

QCQD

X

1

X

a

a

A=QAQD+aQC

X

IS=QA+aQD+aQC

Figura 7.6

DCBA

A

B

C

D

T1

QA

T2

MC

IS

QB

QC

QDCK 

QD

QA

Figura 7.7

Problema 6.   Sa se implementeze cu registru de deplasare 7495 si o memorie decapacitate 32x8 automatul de stare cu evolut ia din urmatoarea diagrama de tranzitii.

 DS1

 DS0

 DS1 DS1

 DS1 DS0

 DS0

 DS0

 IP IP

 IP

Figura 7.8

Rezolvare:   Tabelul de adevar corespunzator diagramei de tranzitii din aceasta pro-blema se completeaza ın aceeasi maniera ca si cel de la problema precedenta. FunctiileMC , I S , A, B , C   si D  sunt implementate cu o memorie PROM 32x8. Pentru aceastaiesirile registrului se conecteaza la adresele memoriei asa cum este aratat ın figura 7.9.La adresa cea mai putin semnificativa  A0   se conecteaza parametrul  a.

123

Page 125: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 125/138

7 REGISTRE DE DEPLASARE

QAQBQC QD   M C I S A B C D0 0 0 0 0 1 X X X X0 0 0 1 X X X X X X0 0 1 0 X X X X X X0 0 1 1 X X X X X X0 1 0 0 1 X 0 0 0 00 1 0 1 X X X X X X

0 1 1 0 1 X 0 1 0 00 1 1 1 1 X 0 1 1 01 0 0 0 0  a   X X X X1 0 0 1 X X X X X X1 0 1 0 X X X X X X1 0 1 1 X X X X X X1 1 0 0 0 a   X X X X1 1 0 1 X X X X X X1 1 1 0 0  a   X X X X1 1 1 1 0 0 X X X X

Tabelul 7.4

1

A

2

B

C

D

0

1

2

3

4

0

1

2

3

4

5

6

7

Figura 7.9

In harta de programare a memoriei se completeaza cate doua linii de adresa pentrufiecare linie din tabelul de adevar, una corespunzatoare parametrului  a=0 si cealaltapentru a=1. Pentru memorarea functiilor  M C , I S , A, B , C   si D  sunt necesare doar 6coloane din cele 8 ale memoriei, prin urmare pe ultimele doua coloane se trece 0 logic.Harta completata este data ın tabelul 7.5.

Problema 7.   Sa se implementeze cu registru de deplasare 7495 si MUX4:1 automatul

de stare cu evolutia din figura 7.10. Pornind de la starea init iala QAQBQC QD=0000,completati cronograma din figura 7.11 ın functie de evolutia parametrilor  a   si  b.

124

Page 126: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 126/138

7 REGISTRE DE DEPLASARE

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(QA)(QB)(QC )(QD)(a) (A) (B) (C ) (D) (MC ) (IS ) (−) (−)0 0 0 0 0 0 0 0 0 0 1 0 00 0 0 0 1 0 0 0 0 0 1 0 00 0 0 1 0 0 0 0 0 0 0 0 00 0 0 1 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 0 0 0 0 0 0 00 0 1 1 1 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 1 0 0 00 1 0 0 1 0 0 0 0 1 0 0 00 1 0 1 0 0 0 0 0 0 0 0 00 1 0 1 1 0 0 0 0 0 0 0 00 1 1 0 0 0 1 0 0 1 0 0 00 1 1 0 1 0 1 0 0 1 0 0 00 1 1 1 0 0 1 1 0 1 0 0 00 1 1 1 1 0 1 1 0 1 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 1 0 0 0 0 0 1 0 01 0 0 1 0 0 0 0 0 0 0 0 01 0 0 1 1 0 0 0 0 0 0 0 01 0 1 0 0 0 0 0 0 0 0 0 01 0 1 0 1 0 0 0 0 0 0 0 01 0 1 1 0 0 0 0 0 0 0 0 01 0 1 1 1 0 0 0 0 0 0 0 01 1 0 0 0 0 0 0 0 0 1 0 01 1 0 0 1 0 0 0 0 0 0 0 01 1 0 1 0 0 0 0 0 0 0 0 01 1 0 1 1 0 0 0 0 0 0 0 01 1 1 0 0 0 0 0 0 0 0 0 01 1 1 0 1 0 0 0 0 0 1 0 01 1 1 1 0 0 0 0 0 0 0 0 01 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 7.5

 DS1   DS0 DS1

 DS1 DS1

 DS0

 DS0

 IP

 IP IP

 IP IP

 DS1 DS1

 DS1

Figura 7.10

125

Page 127: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 127/138

7 REGISTRE DE DEPLASARE

QAQBQC QD   M C IS A B C D0 0 0 0 0 1 X X X X0 0 0 1 X X X X X X0 0 1 0 X X X X X X0 0 1 1 1 X   b  0 1 10 1 0 0 X X X X X X0 1 0 1 X X X X X X0 1 1 0 0  b   X X X X0 1 1 1 0 1 X X X X1 0 0 0 a 1 1 0 0 01 0 0 1 X X X X X X1 0 1 0 X X X X X X1 0 1 1   a 1 1 1 1 01 1 0 0 0 a   X X X X1 1 0 1 0 1 X X X X1 1 1 0   b  0 0 0 0 01 1 1 1 X X X X X X

Tabelul 7.6

Rezolvare:   Semnalele de comanda  M C ,IS   si intrarile paralele  ABCD  se comple-teaza ın tabelul de adevar 7.6.

Functiile   B,   C   si   D   se pot implementarelativ simplu pe baza valorilor corespun-zatoare din tabelul de adevar. Astfel,   B

poate fi conectat la 0 logic, iar  C =D   suntegale cu   QA. Functiile   A,   IS   si   M C au forme mai complicate si vor fi imple-mentate conform cerintelor cu MUX4:1.Schema automatului implementat cu regis-tru si MUX4:1 este aratata ın figurile 7.12si 7.13. Evolutia semnalelor de la iesirileregistrului ın functie de valorile parame-trilor   a   si   b   la fiecare front al semnaluluide tact poate fi urmarita ın figura 7.14.

Problema 8.   Sa se implementeze cu re-gistru de deplasare 7495 si o memorie decapacitate 32x8 automatul de stare cu evolut ia din figura 7.15.

Figura 7.11 Figura 7.12

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

I0

I1

A0

YI2

I3

A1

QA

QB

QA

QB

QA

QBQA

QB

QA

QB

QA

QB

QA

QB

1

 b

A b1

1

a

1

a

a

 b

QC

IS   MC

Figura 7.13

Problema 9.   Sa se implementeze cu registru de deplasare 7495 si multiplexoareautomatul de stare cu evolutia din figura 7.16.

126

Page 128: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 128/138

7 REGISTRE DE DEPLASARE

B

C

A

D

Figura 7.14

 DS1

 DS1

 IP

 DS0 DS1 DS0

 DS0

 IP

 DS0

 DS1 IP

 DS1

 DS1

Figura 7.15

 DS0

 DS0

 DS1

 DS0 DS0

 IP

 IP

 IP

 DS1

 DS0

 DS1

Figura 7.16

7.2 Generatoare de semnal cu registre de deplasare

Problema 10.   Sa se genereze semnalul   Y   din figura 7.17 cu registrul de deplasare

7495 si porti, numai MUX4:1 si apoi cu o memorie PROM 32x8. Registrul de deplasarese va folosi pentru a genera secventa dorita, iar cu ajutorul memoriei se vor implementasemnalele M C ,  I S ,  D,  C ,  B   si  A.

Rezolvare:  La generatoarele de semnale cu registre de deplasare este recomandat sa

127

Page 129: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 129/138

7 REGISTRE DE DEPLASARE

CK 

Figura 7.17

generam secventa prin cat mai multe deplasari serie si un numar minim de ıncarcariparalel. O alta indicatie este cea de a culege semnalul  Y   de pe iesirea cea mai putinsemnificativa  QD  a registrului. Organigrama se construieste astfel:

•   se porneste de la o stare compusa din 4 biti, acesti bit ii reprezentand secventaformata din primii 4 biti din semnalul care trebuie generat (scrisi ın ordineinversa!). Codificarea primei stari este aratata sugestiv pe cronograma de mai jos;

•   urmatoarea stare din diagrama de tranzit ii se obtine printr-o deplasare serie,inseriind pe prima pozitie valoarea pe care o are semnalul de generat la a 5-aperioada de tact (b5). Ultimul bit al starii actuale,  b0, se va pierde la tranzitie ;

•   ın urmatorul pas se face deplasare serie cu valoarea pe care o are semnalul degenerat la a 6-a perioada de tact (b5) continuandu-se scrierea secventelor panala ultima perioada a semnalului generat.   In acest moment avem completate unnumar de  N -4 stari ale diagramei de tranzitii (N  este lungimea secventei);

•   datorita evolutiei ciclice a starilor, ultimele 3 deplasari serie se fac cu valorilesemnalului Y  de pe durata primelor 3 perioade de tact (b0,  b1   si  b2);

•   un caz particular ıl constituie trecerea din ultima stare ınapoi ın prima stare adiagramei. Aceasta trecere poate fi facuta prin deplasare serie sau prin ıncarcareparalela (cum este cazul de fata) ın funct ie de potrivirea bitilor.

Observatie:   Functionarea corecta a automatului impune ca starile sa nu se re-pete. Daca prin deplasare serie se ajunge la o stare deja existenta ın diagramade tranzitii, atunci urmatoarea stare se va obtine obligatoriu printr-o ıncarcareparalela care sa evite aparitia unor stari duble.

Urmand pasii de mai sus se obtine diagrama de tranzitii din figura 7.18. Tabelul deadevar 7.7 se poate completa tinand cont de actiunile registrului la fiecare tranzitie.Implementarea functiilor   A,   B,   C   si   D   se face prin simpla analiza a tabelului deadevar, ınsa pentru M C   si I S , care au expresii mai complicate, minimizare se face cudiagrame Karnaugh (figura 7.19). Functiile obtinute se implementaza cu porti logiceca ın figura 7.20.

O alta varianta de realizare a generatorului de semnale este aceea ın care funtiile M C si IS  se implementeaza cu MUX4:1 si porti, asa cum este aratat ın figura 7.21.

In a treia varianta de implementare toate functiile  A,   B,  C ,  D,  M C   si  IS  sunt fur-nizate la iesirile unei memorii 32x8. Pentru aceasta iesirile registrului se conecteaza

128

Page 130: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 130/138

7 REGISTRE DE DEPLASARE

Figura 7.18

QAQBQC QD   M C IS A B C D0 0 0 0 X X X X X X0 0 0 1 X X X X X X0 0 1 0 X X X X X X0 0 1 1 0 1 X X X X0 1 0 0 0 1 X X X X

0 1 0 1 1 X 0 1 1 00 1 1 0 0 1 X X X X0 1 1 1 0 0 X X X X1 0 0 0 X X X X X X1 0 0 1 0 0 X X X X1 0 1 0 0 0 X X X X1 0 1 1 0 1 X X X X1 1 0 0 X X X X X X1 1 0 1 0 1 X X X X1 1 1 0 0 0 X X X X1 1 1 1 X X X X X X

Tabelul 7.7

A B

C D

B C A D

A B

C D

A C D

Figura 7.19

la adresele memoriei, cu observatia ca adresa cea mai semnificativa A4  a memoriei nueste utilizata, prin urmare se conecteaza la masa.

129

Page 131: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 131/138

Page 132: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 132/138

7 REGISTRE DE DEPLASARE

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QA)(QB)(QC )(QD) (A) (B) (C ) (D) (MC ) (IS ) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 00 0 0 1 1 0 0 0 0 0 1 0 00 0 1 0 0 0 0 0 0 0 1 0 0

0 0 1 0 1 0 1 1 0 1 0 0 00 0 1 1 0 0 0 0 0 0 1 0 00 0 1 1 1 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 00 1 0 0 1 0 0 0 0 0 0 0 00 1 0 1 0 0 0 0 0 0 1 0 00 1 0 1 1 0 0 0 0 0 1 0 00 1 1 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 0 0 0 0 1 0 00 1 1 1 0 0 0 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

... ... ... ... ... ... ... ... ...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 7.8

se va folosi pentru a genera secventa dorita, iar cu ajutorul memoriei se vor implementasemnalele M C ,  I S ,  D,  C ,  B   si  A.

Figura 7.23 Figura 7.24

Problema 12.   Sa se genereze semnalele   P   si   R   din figura 7.24 cu un registru dedeplasare 7495 si o memorie PROM 32x8. Registrul de deplasare se va folosi pentru agenera secventele dorite, iar cu ajutorul memoriei se vor implementa semnalele  MC ,IS ,  D,  C ,  B   si  A.

Rezolvare:   Rezolvarea acestei probleme porneste cu alegerea iesirilor de unde se culeg

semnalele generate. Pentru aceasta se compara cele doua semnale care trebuie generatesimultan si se identifica asemanarile dintre ele.   In mod specific se cauta secvente catmai lungi ale unuia dintre semnale care se aseamana cu secvente din celalalt semnaldeplasat cu cel mult 3 perioade de tact la st anga sau dreapta. Problema are solutiimultiple ın functie de secventele gasite si de gradul de asemanare dintre semnale.   In

131

Page 133: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 133/138

7 REGISTRE DE DEPLASARE

majoritatea cazurilor identificarea asemanarilor devine mai usoara daca se deseneazacel putin doua cicluri ıntregi ale semnalelor.   In cazul concret, semnalele  P   si R  pot firedesenate ca ın figura 7.25.

CK CK  

CK 

Figura 7.25

QAQBQC QD   M C IS A B C D0 0 0 0 X X X X X X0 0 0 1 1 X 1 0 1 00 0 1 0 X X X X X X

0 0 1 1 0 0 X X X X0 1 0 0 X X X X X X0 1 0 1 X X X X X X0 1 1 0 0 0 X X X X0 1 1 1 X X X X X X1 0 0 0 X X X X X X1 0 0 1 X X X X X X1 0 1 0 0 1 X X X X1 0 1 1 X X X X X X1 1 0 0 0 0 X X X X1 1 0 1 1 X 1 1 0 01 1 1 0 X X X X X X1 1 1 1 X X X X X X

Tabelul 7.9

Din cronograma se observa ca semna-lele   P   si   R   sunt asemanatoare si deca-late ıntre ele cu doua perioade de tact.Asemanarile sunt marcate sugestiv cusageti. Diferentele sunt marcate cu li-

nie ıntrerupta si sageti duble. SemnalulP   este ın urma semnalului   R   cu 2T CK .Din acest motiv, se pot alege iesirileP =QD   si   R=QB. Semnalele pot fi re-desenate pentru a servi la completareadiagramei de tranzitii. Starile completese obtin identificand progresiv pozitiabitilor ın timp, ınainte si dupa stareaactuala. La identificarea tranzitiilor setine cont de cerintele de unicitate alestarilor. Secventele rearanjate si dia-grama de stari corespunzatoare sunt ilus-trate ın figura 7.26. Tabelul de adevar se

completeaza ın mod similar ca si la pro-blemele precedente (tabelul 7.9).

 IP DS0

 DS0

 DS1

 DS0

 IP

semnalele rearanjate in timp

CK 

R=QB

P=QD

Figura 7.26

Schema cu registru de deplasare si memorie este aratata ın figura 7.27.   In harta deprogramare a memoriei din tabelul 7.10 se utilizeaza doar prima jumatate, liniile sicoloanele neutilizate se ınscriu cu 0 logic.

132

Page 134: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 134/138

7 REGISTRE DE DEPLASARE

1

A

2

B

C

D 0

1

2

3

4 0

1

2

3

4

5

6

7

Figura 7.27

A4  A3  A2  A1  A0   O0   O1   O2   O3   O4   O5   O6   O7

(0)(QA)(QB)(QC )(QD) (A) (B) (C ) (D) (MC ) (IS ) (−) (−)0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 1 1 0 1 0 1 0 0 00 0 0 1 0 0 0 0 0 0 0 0 00 0 0 1 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 0 0 0 0 0 0 00 0 1 1 1 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 00 1 0 0 1 0 0 0 0 0 0 0 00 1 0 1 0 0 0 0 0 0 1 0 00 1 0 1 1 0 0 0 0 0 0 0 00 1 1 0 0 0 0 0 0 0 0 0 00 1 1 0 1 1 1 0 0 1 0 0 0

0 1 1 1 0 0 0 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 0 0 0

......

......

......

......

...1 1 1 1 1 0 0 0 0 0 0 0 0

Tabelul 7.10

Problema 13.   Sa se genereze semnalele   X   si   Y   din figura 7.28 cu un registru dedeplasare 7495 si MUX8:1. Multiplexoarele se vor folosi pentru a implementa semnaleleMC ,  I S ,  D,  C ,  B   si  A.

Rezolvare:   Din analiza cronogramei rezulta ca semnalele  X   si  Y   sunt identice pe 6perioade de tact din cele 9,  Y   fiind ıntarziat fata de  X  cu o perioada de tact. Astfel,este indicat sa alegem iesirile  X =QC   si  Y =QD. Diagrama de tranzitii rezulta ca ınfigura 7.29. Tabelul de adevar 7.11 se completeaza tinand cont se actiunile care au loc

133

Page 135: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 135/138

7 REGISTRE DE DEPLASARE

CK 

Figura 7.28

la trecerea dintr-o stare ın alta a organigramei.

 DS1

 DS1 DS1

 DS0 DS0

 IP

 IP

 DS0

 DS0

Figura 7.29

QAQBQC QD   M C I S A B C D0 0 0 0 1 X 1 0 0 10 0 0 1 X X X X X X0 0 1 0 1 X 0 0 0 00 0 1 1 X X X X X X0 1 0 0 0 1 X X X X0 1 0 1 0 0 X X X X0 1 1 0 0 1 X X X X0 1 1 1 X X X X X X1 0 0 0 X X X X X X1 0 0 1 0 0 X X X X1 0 1 0 0 1 X X X X

1 0 1 1 0 0 X X X X1 1 0 0 X X X X X X1 1 0 1 0 0 X X X X1 1 1 0 X X X X X X1 1 1 1 X X X X X X

Tabelul 7.11

Din tabelul de adevar reiese ca A=D=QC   si B=C =0. Functiile MC   si IS  se realizeazacu MUX8:1 asa cum este aratat ın figura 7.30.

7.3 Analiza circuitelor cu registre de deplasare

Problema 14.   Analizati funtionarea circuitului din figura 7.31 si desenati diagramade tranzitii.

134

Page 136: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 136/138

7 REGISTRE DE DEPLASARE

0

1

0

2

3

1

2

6

5

7

4

0

1

0

2

3

1

2

6

5

7

4   ISMC

QA

QB

QC

QA

QB

QC

A

B

C

D

T1

QA

T2

MC

IS

QB

QC

QDCK 

QCQD

1

1

X

Y

Figura 7.30

Figura 7.31

 DS1 DS1 DS1

 DS1

 DS0 DS0 DS0

 DS0

Figura 7.32

Rezolvare:   Pentru a obtine starile prin care trece circuitul se observa ca semnalulde comanda   MC   este tot timpul 0 logic. Astfel, registrul va face numai deplasariserie, starea primei celule depinzand de semnalul  I S =QD. Pornind de la starea 0000,diagrama de tranzitii se completeaza ca ın figura 7.32.

I0I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4

I0I1

A0

Y

I2I3

A1

A2

I6

I5

I7

I4MC   IS

QA

QB

QC

QA

QB

QC

A

BC

D

T1

QA

T2

MC

IS

QB

QC

QDCK 

QD

1 1QB

QA

QC

QD

QD

1

a

QD

a

QD

a

Figura 7.33

Problema 15.   Analizati funtionarea circuitului din figura 7.33, completati tabelulde adevar si desenati diagrama de tranzitii.

Rezolvare:   Urmarind functiile  A,  B ,  C   si  D   din schema circuitului rezulta ca  A=0,B=1,   C =QB   si   D=QA + QC .   MC   si   IS   se obtin din implementarea cu MUX8:1.Tranzitiile se pot defini conform tabelului de adevar 7.12. Diagrama de tranzitii rezultaca ın figura 7.34.

135

Page 137: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 137/138

7 REGISTRE DE DEPLASARE

QAQBQC QD   M C I S A B C D0 0 0 0 0 1 0 1 1 10 0 0 1 0 a   0 1 1 10 0 1 0 0 0 0 1 1 00 0 1 1   a  1 0 1 1 00 1 0 0 1 1 0 1 0 10 1 0 1 0 1 0 1 0 1

0 1 1 0 0 0 0 1 0 00 1 1 1 0 0 0 1 0 01 0 0 0 0 1 0 1 1 01 0 0 1 0 a   0 1 1 01 0 1 0 0 1 0 1 1 01 0 1 1 0 1 0 1 1 01 1 0 0   a  0 0 1 0 01 1 0 1 1 0 0 1 0 01 1 1 0 0 0 0 1 0 01 1 1 1 0 0 0 1 0 0

Tabelul 7.12

 DS1 DS1 DS0

 IP

 IP

 DS0

 DS1

 DS0 DS0 DS1 DS1 DS1

a

a

 IP

 DS0

 DS0

 DS0 DS0

a

 IP

 DS0

 DS1   a

a

a

aa

 DS1

Figura 7.34

Problema 16.   Analizati funtionarea circuitului din figura 7.35, completati tabelulde adevar si desenati diagrama de tranzitii.

Figura 7.35

Rezolvare:   Urmarind semnalele de intrare ale registrului se obtin identitatile de mai jos, tabelul de adevar 7.13 si diagrama de tranzit ii din figura 7.36.

136

Page 138: Culegere Cid

7/17/2019 Culegere Cid

http://slidepdf.com/reader/full/culegere-cid 138/138

7 REGISTRE DE DEPLASARE

C  = QA   ;   D =  QC QD   ;   M C  = QAQBQC   ;   IS  =  QD

QAQBQC QD   M C IS A B C D0 0 0 0 0 1 0 1 1 10 0 0 1 0 0 0 1 1 1

0 0 1 0 0 1 0 1 1 10 0 1 1 0 0 0 1 1 00 1 0 0 0 1 0 1 1 10 1 0 1 0 0 0 1 1 10 1 1 0 0 1 0 1 1 10 1 1 1 0 0 0 1 1 01 0 0 0 0 1 0 1 0 11 0 0 1 0 0 0 1 0 11 0 1 0 0 1 0 1 0 11 0 1 1 0 0 0 1 0 01 1 0 0 0 1 0 1 0 11 1 0 1 0 0 0 1 0 11 1 1 0 1 1 0 1 0 1

1 1 1 1 1 0 0 1 0 0

Tabelul 7.13

 DS1 DS1 DS1 IP

 IP

 DS0

 DS0

 DS0

 DS0 DS1 DS1

 DS1

 DS0

 DS0

 DS0 DS1

Figura 7.36